Множительно-делительное устройство

Множительно-делительное устройство

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскнк

Соцналнстнчвскик

Республик и»949662 (61) Дополнительное к авт. сеид-ву (22) Заявлено 25 Q7 ° 80 (21) 2961927/18-24

15т1М Кй з с присоединением заявки ¹

С 06 С 7/16

Государственный комитет

СССР ио делам изобретений и открытий (23) Приоритет (5З) УДК681. 335 (088. 8) Опубликовано 070882, Бюллетень № 29

Дата опубликования описания Q7,08 82 (72) Авторы изобретения

В.П.Барков, Н.В.Нечаев, T.Ñ.Hà÷åðoâà и A.A ° Ãîøåâ !

: .:.1 (71) Заявитель (54) МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к аналоговой и аналого-цифровой вычислительной технике и может быть использовано в вычислительных машинах, моделирующих устройствах и других областях измерительной техники °

Известно множительно-делительное устройство, содержащее генератор синхроимпульсов, компаратор, элементы И, двухпозиционный ключ, входной вентиль, цифро-аналоговый преобразователь, счетчик, выходной ключ и запоминающее устройство, причем входы реверсивного счетчика подключены через входной вентиль к генератору так15 товых импульсов, а выход — к первому входу цифро-аналогового преобразователя, выход которого подключен к первому входу компаратора, второй вход компаратора соединен с первой входной клеммой устройства, а выход — c управляющим входом входного вентиля, выход генератора синхронизации соединен с управляющими входами двухпоэиционного и выходного ключей и элемента И, второй вход цифро-аналогового преобразователя подключен через двухпоэиционный ключ к второй и третьей входным клеммам устройства, а выход — через входной ключ к эапоминающему блоку, выход которого соединен с выходной клеммой устройства, выход генератора тактовых импульсов соединен через элемент И с входным вентилем Pig.

Недостатком данного множительноделительного устройства является бграниченный динамический диапазон входных сигналов, так как исходя иэ принципа работы аналого-цифрового преобразователя.отношение числителя к знаменателю должно быть всегда меньше 1..

Наиболее близким к предлагаемому по технической сущности является иножительно-делительное устройство, содержащее генератор синхроимпульсов, первый блок управления, первый вход которого подключен к выходу генератора синхроимпульсов, последовательно соединенные счетчик, цифро-аналоговый преобразователь и первый компаратор, второй вход которого является первым входом устройства, а выход подключен к второму входу первого блока управления, вход счетчика подключен к первому выходу первого блока управления, последовательно соединенные цифроуправляемый резистор, двухпозициоиный переключатель, 949662 первый усилитель с управляемым коэффициентом усиления и второй компаратор, выход которого подключен к третьему входу первого блока управления, информационный вход цифроуправляемого резистора является вто- 5 рым. входом устройства, последовательно соединенные генератор тактовых импульсов и первый сдвиговый регистр, вход синхронизации которого подключен, к выходу генератора синхроимпульсов, 10 а выход подключен к первому управляющему входу первого усилителя с управляемым коэффициентом усиления, выход генератора тактовых импульсов подключен к четвертому входу первого бло ка управления, второй информационный вход двухпозиционного переключателя является третьим входом устройства, информационный выход первого усилителя с управляемым коэффициентом усиления подключен к информационному входу цифро-аналогового преобразователя, а группа выходов первого усилителя с управляемым коэффициентом усиления подключена к группе управляющих входов цифроуправляемого резистора(2 .

Недостатком известного устройства является невысокая точность вычисления частного при увеличении значения знаменателя. Как известно, точность преобразования аналого-цифрового преобразователя зависит от разрядности выходного кода и величины опорного напряжения. В данном устройстве при постоянной разрядности точность вы- З5 числения частного ухудшается при увеличении знаменателя (опорного напряжения). Это ухудшение можно допустить до определенной, наперед заданной величины, что соответству- 40 ет максимальному значению знаменателя при определенной разрядности.

Цель изобретения - повышение точности путем ограничения максимальной величины кванта преобразования. 45

Поставленная цель достигается тем, что в множительно-делительное устрбйство, содержащее генератор синхроимпульсов, первый блок управления, первый вход которого подключен о к выходу генератора синхроимпульсов, последовательно соединенные счетчик, цифро-аналоговый преобразователь и первый компаратор, второй вход которого является первым входом устройства, а выход подключен к второму входу первого блока управления, вход счетчика подключен к первому выходу первого блока управления, последовательно соединенные цифроуправляемый резистор, двухпозиционный переключа- ОО тель, первый усилитель с управляемым коэффициентом усиления и второй компаратор, выход которого подключен к третьему входу первого блока управления, информационный вход цифро- 65 управляемого резистора является вторым входом устройства, последовательно соединенные генератор тактовых импульсов и первый сдвиговый ре- гистр, вход синхронизации которого подключен к выходу генератора синхроимпульсов, а выход подключен к первому управляющему входу первого усилителя с управляемым коэффициентом усиления, выход генератора тактовых импульсов подключен к четвертому входу первого блока управления, второй информационный вход двухпозиционного переключателя является третьим входом устройства, информационный выход первого усилителя с управляемым коэффициентом усиления подключен к информационному входу цифро-аналогового преобразователя, а группа выходов первого усилителя с управляемым коэффициентом усиления подключена к группе управляющих входов цифроуправляемого резистора, введены третий компаратор, триггер переключения режимов, второй блок управления, второй усилитель с управляемы л коэффициентом усиления и второй сдвиговый регистр, информационный вход второго усилителя с управляемым коэффициентом усиления подключен к второму входу первого компаратора, выход подключен к второму входу второго компаратора, а управляющий вход подключен к первому выходу второго сдвигового регистра, второй выход которого подключен к второму управляющему входу первого усилителя с управляемым коэффициентом усиления, третий выход второго сдвигового регистра подключен к первому входу второго блока управления, первый и второй выходы которого подключены к информационным входам соответственно первого и второго сдвиговых регистров, а третий выход подключен к управляющему входу двухпозиционного переключателя, второй вход второго блока управления подключен к выходу цифро-аналогового преобразователя и является выходом устройства, третий вход подключен к выходу генератора тактовых импульсов, а четвертый и пятый входы подключены соответственно к выходам второго и третьего компараторов, выход генератора синхроимпульсов подключен к входу синхронизации второго сдвигового регистра, первый вход третьего компаратора является четвертым входом устройства, второй вход третьего компаратора подключен к информационному выходу первого усилителя с управляемым коэффициентом усиления, а выход подключен к третьему управляющему входу первого усилителя с управляемым коэффициентом усиления и к пятому входу первого блока управления, шестой вход которого подключен к четвер949662 тому управляющему входу усилителя с управляемым коэффициентом усиления, выход генератора синхроимпульсов подключен к счетному входу триггера переключения режимов, информационные входы которого объединены и 5 подключены к выходу второго компаратора, первый выход триггера переключения режимов подключен к четвертому управляющему входу первого усилителя с управляемым коэффициентом !О усиления и к шестому входу первого блока управления, второй выход триггера переключения режимов подключен к пятому управляющему входу первого усилителя с управляемым коэффициентом усиления и к шестому входу второго блока управления, седьмой вход которого подключен к второму выходу первого блока управления.

Второй блок управления содержит девять элементов И, два элемента ИЛИ и RS-триггер, первые входы первого, второго, третьего, четвертого и пятого элементов И объединены и являются четвертым входом блока управления, вторые входы первого, второго, третьего, четвертого и пятого элементов И объединены и являются пятым входом блока управления, третьи входы первого, второго, третьего, четвертого и пятого элементов И З0 объединены и являются третьим входом блока управления, четвертые входы третьего и четвертого элементов И объединены и являются шестым входом блока управления, пятый вход четвер- 35 того элемента И является вторым входом блока управления, выходы первого и второго элементов И соответственно подключены к первому и второму входам первого элемента ИЛИ, выход которого является первым выходом блока управления, выход третьего элемента И является вторым выходом блока управления, выход четвертого элемента И подключен к первому входу 45 шестого элемента И, второй вход которого является первым входом блока управления, а выход подключен к первому входу седьмого элемента И, второй вход седьмого элемента И под50 ключен к первому входу восьмого элемента И и является седьмым входом блока управления, выход седьмого элемента И подключен к первому входу девятого элемента И, второй вход которого подключен к первому выходу

RS-триггера, второй вход восьмого элемента И подключен к второму выходу RS-триггера, S-вход которого подключен к выходу пятого элемента И, а R-вход подключен к выходу второго 60 элемента ИЛИ и является третьим выходом блока управления, выходы восьмого и девятого элементов И соответстI венного подключены к первому и второму входам второго элемента ИЛИ. 65

Первый усилитель с управляемым коэффициентом усиления содержит опе- рационный усилитель, выход которого является информационным выходом первого усилителя с управляемым коэффициентом усиления, масштабный резистор, один вывод которого является информационным входом первого усилителя с управляемым коэффициентом усиления, а второй вывод подключен к инвертирующему входу операционного усилителя, неинвертирующий вход которого подключен к шине нулевого потенциала, четыре группы элементов И по и элементов в каждой, (4п+1) параллельных цепочек из последовательно соединенных масштабного резистора и ключа, включенных в цепь отрицательной обратной связи операционного усилителя, первые входы элементов И первой, второй и третьей групп объединены и являются четвертым управляющим входом первого усилителя с управляемым коэффициентом усиления, вторые входы элементов И первой, второй, третьей и четвертой групп объединены и являются пятым управляющим входом первого усилителя с управляемым коэффициентом усиления, третьи входы элементов И первой, второй и четвертой групп объединены и являются третьим управляющим входом первого усилителя с управляемым коэффициентом усиления, четвертые входы элементов И первой группы и третьи входы элементов И третьей группы объединены и являются вторым управляющим входом первого усилителя с управляемым коэффициентом усиления, четвертые входы элементов И второй группы, первые входы элементов И четвертой группы и управляющий вход ключа из (4п+1)-й цепочки объединены и являются первым управляющим входом первого усилителя с управляемым коэффициентом усиления, выходы всех элементов И подключены к управляющим входам ключей соответственно с 1-го по 4п-й,выходы элементов И второй группы являются группой выходов первого усилителя с управляемым коэффициентом усиления.

На фиг. 1 представлена блок-схема множительно-делительного устройства; на фиг. 2 — принципиальная схема второго усилителя с управляемым коэффициентом передачи; на фиг. 3 блок-схема второго блока управления> на фиг. 4 — принципиальная схема первого усилителя с управляемым коэффициентом передачи на фиг. 5 — принципиальная схема первого блока управления.

Множительно-делительное устройство содержит генератор 1 тактовых импульсов, генератор 2 синхроимпульсов, блок 3 управления, сдвиговые регистры 4 и 5, цифроуправляемый ре949662 зистор 6, двухпозиционный переключа. тель 7, усилители 8 и 9 с управляегагм коэффициентом усиления, компа-, раторы 10 и 11, блок 12 управления компаратор 13, цифро-аналоговый преобразователь 14, счетчик 15,,триг- 5 гер 16 переключения режимов.

Второй усилитель 8 с управляемым коэффициентом усиления содержит операционный уаилитель 17, масштабные резисторы 18 и ключи 19 ° 10

Второй блок 3 управления содержит элементы И 20, элементы ИЛИ 21 и

RS-триггер 22.

Первый усилитель 9 с управляемым коэффициентом передачи содержит операционный усилитель 23, масштабный резистор 24, элементы И 25, па .. раллельные цепочки 26 из последовательно соединеииых масштабного резистора 27 и ключа 28, Первый блок

12 управления содержит элементы

И 29, элемент ИЛИ 30, регистр 31.

Аналого-цифровой преобразователь

B который входят компаратор 13, циф-, ро-аналоговый преобразователь ЦАП 14, счетчик 15, блок 12 управления, построен по методу поразрядного уравновешивания.

В работе множительно-делительного устройства нужно рассматривать два случая. В первом случае напряже З0 ние на первой входной клемме (О„) меньше напряжения на третьей входной клемме (У3), т.е. U< с ПЭ, приU 3 1 3тп4зс r e U3 мальное значейие знаменателя на чет- 35 вертой входной клемме, при котором точность вычисления частного соответствует заданной.

Множительно-делительное устройст- во работает следующим образом. 40

При поступлении первого синхроимпульса с генератора 2 сияхроимпульсов блок 12 управления подключает двухпозиционный переключатель 7 к .третьей входной, клемме устройства. 45

Этот же импульс записывает в первый разряд сдвиговых. регистров 4 и 5 сигнал логической "1", который устанавливает коэффициенты усиления усилителей 8 и 9 равными соответственно р = 1, k = 1. Так как U (U3, где U3 с U3 „,то компаратор 10, сравнивая напряжение U р с напряжением U3"k, и компаратор 11, сравнивая напряжение U3 k с напряжением

U3 zÄ, дают запрет блоку 3 управления на прохождение тактовых импульсов с генератора 1 тактовых импульсов на сдвигоный регистр 5 и разрешение блоку 12 управления начать оцифровку.

Сигнал с выхода компаратора 10 с поступлениегл первого синхроимпульса с генератора 2 синхроимпульсов на счетный вход триггера 16 переключения режимов устанавливает этот триггер в первый режим, т.е. когда 65

U„ c U®. Информационные выходы триггера 16 подключены к .усилителю 9 с регулируемым коэффициентом усиления.

После окончания оцифровки в счетчике

U u

15 записан код N * . Для аналого3 цифрового преобразования необходимо и импульсов, где n - число разрядов счетчика 15. Следуюцим тактовым n+1 импульсом блока 12 управления подключает двухпоэиционный переключатель

7 к цифроуправляемому резистору 6.

В первом случае, когда U< < U, где U9 3 U3 напряжение, подключаемое через переключатель 7 к усилителю 9, равно напряжению на второй входной клемме (Щ устройства. С выхода ЦАП 14 получаем результат

ПМЗ UQ 02 1 0 П9

U, 3 так какр 11.

Рассмотрим работу устройства в случае Пл (U3, где 03 > УЭ,„.в. Компаратор 11 дает разрешение блоку 3 управления на прохождение тактовых импульсов с генератора 1 в сдвиговый регистр 5 и не дает разрешение на начало оцифровки. Каждым импульсом тактовой частоты сигнал логической "1" из младшего разряда сдвигового регистра 5 переносится в старшие и изменяет коэффициент усиления

Uõ усилителя 9 до тех пор, пока - станет «л Ug „- Как только это происходит компаратор 11 останавливает сдвиговый регистр 5 и дает разрешение на оцифровку. После окончания оцифровки в счетчике 15 записан код И =

Б1

Тактовым и+1 импульсом блок 12: управления подключает двухпозиционный переключатель к цифроуправляемому резистору 6. На выходе цифро-аналогового преобразователя 11 получаем ðeзультат

% Ез= ."т.7 " U V = V U °

1 „U 1 U

Рассмотрим работу множительно-делительного устройства во втором случае, когда У.г y U>, где U3а 133, ц,.

При поступлении первого синхроимпульса от генератора. 2 блок 12 управления подключает переключатель 7 к третьей входной клемме U>. Этот же импульс записывает в первый разряд сдвиговых регистров 4 и 5 сигнал логической "1", который устанавливает коэффициент усиления усилителей 8 и

9 равным р = 1, k = 1. Поскольку

U„ i Пэ и Пэ .«< Пэ„мк, компараторы

10 и 11 дают разрешение блоку 3 управления на прохождение тактовых импульсов с генератора 1 в сдвиговый регистр 5, а коглпаратор 10 не дает разрешение на начало оцифровки.

Сигнал с выхода компаратора 10 с по949662

10 отуплением первого синхроимпульса от генератора 2 синхроимпульсов на счетный вход триггера 16 устанавливает этот триггер во второй режим, т.е. когда Uq ) Ua. Информационные выходы триггера 16 подключены к уси5 лителю с регулируемым коэффициентом усиления 9. Каждым импульсом тактовой частоты сигнал логической "1" из младшего разряда сдвигового регистра 5 переносится в старшие разряды и изменяет коэффициент усиления усилителя 9 до тех пор, пока

U> k станет U„. Как только это происходит, компаратор 10 останавливает сдвиговый регистр 5 и дает разрешение на оцифровку. 15

При появлении сигнала логической

"1" в соответствующих разрядах сдвигового регистра 5 изменяется коэффициент деления цифроуправляемого резистора 6. После окончания оцифров-20 ки, для которой требуется и импульсов, в счетчике 15 записан код И вЂ” Следующим и+1 тактовым имU1

Э 25 пульсом блок 12 управления подключает двухпоэиционный переключатель 7 к цифроуправляемому резистору 6.

Во втором случае, когда U „ > U»gaпряжение, подключаемое через двухпозиционный переключатель 7 к усилителю 9, равно U1/10 -, где i — номер замкнутого ключа цифроуправляемого резистора 6 (i = 1, 2, 3, 4). С выхода цифро-аналогового преобразователя получим результат :.35

Б и. П 1 .К = U . П С .К U1.0 e3= N TOP = О,:Х 1О= = 1Г "Т5Г-

Поскольку в формуле результата присутствует множитель 0-„--„, то в

40 устройстве выведены соответствующие коэффициенты М, равные 10" ", где — номер замкнутого ключа цифроуправляемого резистора б. 45

Рассмотрим работу устройства, когда U< > Пз где Пз Ъ U3n,« ° Ко аратор 11 и компаратор 10 дают запрет блоку 3 управления на прохождение.тактовых импульсов от генератора 1 в сдвиговый регистр 5, разрешение на прохождение тактовых импульсов от генератора 1 в сдвиговый регистр 4 и не дают разрешение на начало оцифровки. Каждым импульсом тактовой частоты сигнал логической "1" из младшего разряда сдвигового регистра

4 переносится в старший разряд и изменяет коэффициент усиления усилителя 8 до тех пор, пока — станет 60 ц, P

U>, Как только это происходит, компаратор 10 останавливает сдвиговый регистр 4, а компаратор 11 дает разрешение блоку 3 управления на прохождение тактовых импульсов от гене- 65 ратора 1 в сдвиговый регистр 5 и не дает разрешение на начало оцифров ки. Каждым импульсом тактовой частоты сигнал логической "1" из младшего разряда сдвигового регистра 5 переносится в старшие и изменяет коэффициент усиления усилителя 9 до тех пор, пока - — < У,„ „. KaK TQJIbKo

0З < это происходит, компаратор 11 останавливает сдвиговый регистр 5, При этом если — станет больше U> комУ.

P

> паратор 10 дает запрет на оцифровку и разрешение на прохождение тактовых импульсов от генератора 1 в сдвиговый регистр 5, который изменяет коэффициент усиления усилителя 8 до тех пор, пока —" станет < U3. .".àê только это происходит, т.е. — < Пз„, „

0З и — < U3, компараторы 10 и 11 дают

P разрешение блоку 12 управления начинать оцифровку. После окончания оцифровки в счетчике 15 записан код

N = — ф. В этом случае сигнал с вы 4/

ЦЗ хода ЦАП 14 поступает в блок 3 управления и дает разрешение на прохождение тактовых импульсов от генератора

1 в сдвиговый регистр 4.

Каждыми импульсом тактовой частоты сигнал логической "1" из старшего разряда сдвигового регистра 4 продвигается в младший и изменяет коэффициент усиления усилителя 9 до тех пор, пока не будет записан "0" в младший разряд сдвигового регистра

4. Как только это происходит, блок

3 управления подключает двухйозиционный переключатель к цифроуправляемому резистору 6.

На выходе цифро-аналогового преобразователя 14 получаем результат

U / U1

3 3

Использование изобретения позволя" ет увеличить точность вычисления частного при неограниченном увеличении знаменателя. Использование предлагаемого устройства позволит уменьшить объем аппаратуры по сравнению с использованием цифровых методов деления и умножения сигналов и, как следствие, увеличить надежность аппаратуры. По сравнению с аналогичными методами деления в предлагаемом устройстве значительно уменьшается трудность настройки и повышается точность выполнения операции деления.

Формула изобретения

1. Множительно-делительное устройство, содержащее генератор синхроим949662

12 ключен к выходу цифро-аналогового преобразователя,и является выходом устройства, третий вход подключен к выходу генератора тактовых импульсов, а четвертый и пятый входы под--" ключены соответственно к выходам второго и третьего компараторов, выход генератора синхроимпульсов подключен к входу синхронизации второго сдвигового регистра, первый вход третьего компаратора является четвертым входом устройства, второй вход третьего компаратора подключен к информационному выходу первого усилителя с управляемым коэффициентом усиления, а выход подключен к третьему управляющему входу первого усилителя с управляемым коэффициентом усиления и к пятому входу первого блока управления, шестой вход которого подключен к четвертому управляющему входу усилителя с управляемым коэффициентом усиления, выход генератора синхроимпульсов подключен к счетному входу триггера переключения режимов, информационные входы которого объединены и подключены к выходу второго компаратора, первый выход триггера переключения режимов подключен к четвертому управляющему входу первого усилителя с управляемым коэффициентом усиления и к шестому входу первого блока управления, второй выход триггера переключения режимов подключен к пятому управляющему входу первого усилителя с управляемым коэффициентом усиления и к шестому входу второго блока управления, седьмой вход которого подключен к второму выходу первого блока управления.

2. устройство по п.1, о т л и— ч а ю щ е е с я тем, что второй блок управления содержит девять элементов

И, два элемента ИЛИ и RS-триггер, первые входы первого, второго, третьего, четвертого и пятого элементов

И объединены и являются четвертым входом блока управления, вторые входы первого, второго, третьего, четвертого и пятого элементов И объединены и являются пятым входом блока управления, третьи входы первого, второго, третьего, четвертого и пятого элементов И объединены и являются третьим входом блока управления, четвертые входы третьего и четвертого элементов И объединены и являются шестым входом блока управления, пятый вход четвертого элемента

И является вторым входом блока управления, выходы первого и второго элементов И соответственно подключены к первому и второму входам первого элемента ИЛИ, выход которого является первым выходом блока управления, выход третьего элемента И является вторым выходом блока управления, пульсов, первый блок управления, первый вход которого подключен к выходу генератора синхроимпульсов, последовательно соединенные счетчик, цифра-аналоговый преобразователь и первый компаратор, второй вход кото- 5 рого является первым входом устройства, а выход подключен к второму входу первого блока управления, вход счетчика подключен к первому выходу первого блока управления, последова- )9 тельно соединенные цифроуправляемый резистор, двухпозиционный переключатель, первый усилитель с управляемым коэффициентом усиления и второй компаратор, выход которого подключен к третьему входу первого блока управления, информационный вход цифроуправляемого резистора является вторым входом устройства, последовательно соединенные генератор тактовых импульсов и первый сдвиговый регистр, вход синхронизации которого подключен к выходу генератора синхро импульсов, а выход подключен к первому управляющему входу первого усилителя с управляемым коэффициентом усиления, выход генератора тактовых импульсов подключен к четвертому входу первого блока управления, второй информационный вход двухпозиционного переключателя является третьим входом устройства, информационный выход первого усилителя с управляемым коэффициентом усиления подключен к информационному входу,цифро-аналогового преобразователя, а группа 35 выходов первого усилителя с управляемым коэффициентом усиления подключена к группе управляющих входов цифроуправляемого резистора, о т л и ч а ю щ е е с я тем, что, с це- 4О лью повышения точности, в него введены третий компаратор, триггер переключения режимов, второй блок управления, второй усилитель с управляемым коэффициентом усиления и 45 второй сдвиговый регистр, информационный вход второго усилителя с управляемым коэффициентом усиления подключен к второму входу первого компаратора, выход подключен к второму входу второго компаратора, а управляющий вход подключен к первому выходу второго сдвигового регистра, второй выход которого подключен к второму управляющему входу первого усилителя с управляемым коэффициентом усиления, третий выход второго сдвигового регистра подключен к первому входу второго блока управления, первый и второй выходы которого подключены к информационным входам 60 соответственно первого и второго сдвиговых регистров, а третий выход подключен к управляющему входу двухпозиционного переключателя, второй вход второго блока управления под- 65

13

14

949662 выход четвертого элемента И подключен к первому входу шестого элемента И, второй вход которого является первым входом блока управления, а выход подключен. к первому входу седьмого элемента И, второй вход 5 седьмого элемента И подключен к первому входу восьмого элемента И и является седьмым входом блока управления, выход седьмого элемента И подключен к первому входу девятого !О элемента И, второй. вход которого подключен к первому выходу RS-триггера, второй вход восьмого элемента

И подключен к второму выходу RS-триггера, $-вход которого подключен к выходу пятого элемента И, а R-вход подключен к выходу второго элемента

ИЛИ и является третьим выходом блока управления, выходы восьмого и девятого элементов И соответственно подключены к первому и второму входам второго элемента ИЛИ.

3. Устройство по п.1, о т л и— ч а ю щ .е е с я тем, что,первый усилитель с управляемым коэффициентом усиления содержит операционный усилитель, выход которого является информационным выходом первого усилителя с управляемым коэффициентом усиления, масштабный резистор, один вывод которого является информационным 3О входом первого усилителя с управляемым коэффициентом усиления, а второй вывод подключен к Инвертирующему входу операционного усилителя, неинвертирующий вход которого подклю- 35 чен к шине нулевого потенциала. четыре группы элементов И по и элементов в каждой, (4п+1) параллельных цепочек из последовательно соединенных масштабного резистора и ключа, вклю- 4р ченных в цепь отрицательной обратной связи операционного усилителя, первые входы элементов И первой, второй и третьей групп объединены и являются четвертым управляющим входом первого усилителя с управляемым коэффициентом усиления, вторые входы элементов И первой, второй, третьей и четвертой групп объединены и являются пятым управляющим входом первого усилителя с управляеьым коэффициентом усиления, третьи входы элементов И первой, второй и четвертой групп объединены и являются третьим управля ощим входом первого усилителя с управляемым коэффициентом усиления, четвертые входы элементов И первой группы и третьи входы элементов И третьей группы объединены и являются вторым управляющим входом первого усилителя с управляемым коэффициентом усиления, четвертые входы элементов И второй группы, первые входы элементов И четвертой группы и управляющий вход ключа из (4n+1)-й цепочки объединены и являются первым управляющим входом первого усилителя с управляемым коэффициентом усиления, выходы всех элементов И подключены к управляющим входам ключей соответственно с первого по четвер-тый, выходы элементов И второй группы являются группой выходов первого усилителя с управляемым коэффициентом усиления.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 435530, кл. G 06 G 7/16, 1973.

2. Авторское свидетельство СССР по заявке Р 2830653/18-24, кл. G 06 G 7/16, 1980 (прототип}.

949662

Фиг. f

Составитель Т.Сапунова

Техред С. Мигунова Корректор И.Король

Редактор В.Петраш

Заказ 5756/40 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.:-4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4