Устройство для вычисления параметров управления вентильным преобразователем

Устройство для вычисления параметров управления вентильным преобразователем

Иллюстрации

Показать все

Реферат

 

<»>949761

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К . АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву(22) Заявлено 15 1280 (21) 3255497/24-07

131) М. Кп.з с присоединением заявки ¹â€”

Н 02 М 1/08

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет—

Опубликовано 070882. Бюллетень ¹ 29

Дата опубликования описания 0708,82

) 53) УДК 621.. 314. 57 (088. 8) 10. Б.Соколовский и M. В. Толстиков (72) Авторы изобретения

Р„Р(Iic . ;"! " t

1 я

Г 1 (7! ) Заявитель (5 4 ) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕН ИЯ ПАРАМЕТРОВ

УПРАВЛЕНИЯ ВЕНТ11ЛЬНЫМ ПРЕОБРАЗОВАТЕЛЕМ

1О

Изобретение относится к электротехнике и может быть использовано в системах автоматического регулирования с вентильными преобразователями, когда возникает необходимость в применении обратной связи по одному из параметров привода (току, моменту, напряжению и т.д.).

Известно устройство для вычисления параметров управления вентильным преобразователем, содержащее интегратор с ключом сброса, блок памяти, ключ передачи, блок задержки (1).

К недостаткам данного устройства следует отнести значительную погрешность, обусловленную изменением времени от начала интегрирования до момента использования сигнала в следующем такте в зависимости от угла управления, в пределах от вЂ,у- до „-,у-, где m — пульсность преобразователя, частота сети. Датчик при передаче сигнала, кроме запаздывания, обусловленного дискретностью вентильного преобразователя =-, вносит спас дополнительное запаздывание 0 с (--в-. с

Известно устройство для вычисления параметров управления вентильным преобразователем, в качестве которого используется датчик напряжения вентильного преобразователя, содержащий интегратор с ключом сброса, блок памяти, к входу которого подключен один коммутируемый вывод ключа передачи и блок задержки 1,2) .

К недостаткам устройства можно отнести низкое быстродействие, так как от начала интегрирования сигнала до момента его использования проходит время, равное -ф-. ДополнительФс,. 4 ное запаздывание составит

mfc

Кроме того, при изменении интервала вентильности T (между двумя ближайшими импульсами управления преобразователя), датчик вносит динамическую ошибку при определении средних значений, обусловленную тем, что при резких изменениях управляющего сигнала (угла управления) значительно меняется интервал интегрирования и, соответственно, точность измерения (появляется динамическая. ошибка) .

Поэтому возникает проблема создания таких устройств, которые позволяли бы получить предельное быстродействие при вычислении средних параметров привода с высокой точностью.

Наиболее близким к предлагаемому по технической сущности и решаемой задаче является устройство для вы949761

10!

"6 06. й

* числения параметров управления вентильным преобразователем, содержащее блок памяти, к выходу которого подключен один коммутируемый вывод ключа передачи, блок задержки, частот но-импульсный модулятор, три интегратора с ключом сброса каждый, причем выход первого интегратора подключен к входу второго интегратора, выход которого подключен к второму коммутируемому выводу ключа передачи, управляющий вход ключа сброса второго интегратора подключен к выходу устройства задержки„ а вход блока задержки и управляющий вход ключа передачи объединены и подключены к выходу частотно-импульсного модулятора, вход которого подключен к выходу третьего интегратора, а управляющие входы ключей сброса первого и третьего интеграторов объединены для подачи импульсов управления преобразователя (3 J.

К недостаткам данного устройства следует отнести неточность вычисления, обусловленную допущением, что эа период следования коммутирующих импульсов входной сигнал устройства не изменяется. Если период вычисления достаточно мал, что может быть, например, в многофазных вентильных преобразователях при соответствующем требовании точности вычисления, то также начинает сказываться время, необходимое для разряда конденсаторов интеграторов.

Цель изобретения — повыщение точности вычисления.

Поставленная цель достигается тем, что в устройство, содержащее три интегратора с ключом сброса каждый, узел задержки, выход которого подключен к управляющему входу ключа сброса первого интегратора, блок памяти, ключ передачи информации, включенный между выходом первого интегратора и входом блока памяти, а управляющие входы ключей сброса второго и третьего интеграторов объединены для подачи импульсов управления преобразователем, введены четвертый интегратор с ключом сброса, второй и третий ключи передачи информации, второй и третий блоки памяти, нульорган, триггер с раздельным управлением, формирователь коммутирующих импульсов, причем выход второго ин= тегратора через второй ключ передачи информации и второй блок памяти последовательно подсоединен к входу первого интегратора, выход третьего интегратора через третий ключ передачи информации и третий блок памяти пос- 60 ледовательно подсоединен к входу четвертого интегратора с ключом сброса, управляющий вход которого подсоединен к выходу узла задержки, выход четвертого интегратора подсоединен к одному иэ входов нуль-органа, чей выход соединен с первым входом триггера, а второй вход триггера объединен с управляющими входами второго и третьего ключей передачи информации и подсоединен к выходу формирователя коммутирующих импульсов, выход триггера соединен с входом узла задержки, На фиг.1 показана функциональная схема устройства; на фиг.2 — эпюры напряжений, поясняющие его работу.

Устройство содержит четыре интегратора 1-4 с ключами 5-8 сброса соответственно, три ключа 9-11, три блока 12-14 памяти, нуль-орган 15,триггер .16 с раздельным управлением, узел

17 задержки, формирователь 18 коммутирующих импульсов, причем выход интегратора 1 через ключ 9 и блок 12 памяти последовательно подсоединен к входу интегратора 2, чей выход через ключ 10 подсоединен к входу блока 13 памяти, выход интегратора 3 через ключ 11 и блок 14 памяти последовательно подключен к входу интегра- тора 4, выход которого подсоединен к входу нуль-органа 15, который подсоединен к,первому входу триггера 16, а второй вход триггера объединен с управляющими входами ключей 9 и 11, и подсоединен к входу формирователя

18 коммутирующих импульсов, выход триггера подсоединен к входу узла 17 задержки, чей выход соединен с управляющими входами ключей 8 и 6 сброса, интеграторов 4 и 2 соответственно, управляющие входы ключей 7 и 5 сброса и интеграторов 3 и 1 объединены для подачи импульсов управления преобразователем. На вход интегратора 3 подается постоянное напряжение, на второй вход нуль-органа 15 также подается постоянное напряжение. Входом устройства является вход интегратора

1, а выходом — выход блока 13 памяти.

Рассмотрим работу устройства по фиг.1, на примере вычисления среднего значения тока нагрузки преобразования.

На фиг.2 показано напряжение Ua пропорциональное току нагрузки, которое поступает на интегратор 1, выход интегратора 1, следовательно,определяется выражением

U„(t)= О (с)dt (1) (фиг. 2б), интегратор 3 формирует пилообразное напряжение (фиг 2в), наклон которого зависит от U5, интеграторы 3 и 1 приводятся в нулевое состояние с приходом импульсов управления преобразователя (ИУ) моменты времени t>,t„- „ и т.д. (фиг.2а-в), выход интегратора 3 на интервале вентильности определяется выражением (2) 949761

55

Выражения (1) и (2) справедливы для начала отсчета времени, определяемого моментом прихода импульсов управления.

Выберем некоторый момент времени tg на интервале вентильности и, начиная с него, рассмотрим работу устройства. Эпюры напряжений на фиг.2г-л изображены в увеличенном масштабе времени по сравнению с эпюрами фиг.2а-в. t0

Пусть в момент времени t приходит коммутирующий импульс 1КИ) (фиг. 2д), управляющий ключами 9 и 11, которые передают соответственно, на блок 1 4 памяти выход интегратора 3, т.е. Ue 15 (t ) или, с учетом (2)

07— - 06 (»5. ) «U.j>» > (3) а на блок 12 памяти выходной сигнал интегратора 1, т.е. U1(t ) или с уче-70 том (1) (4

U<«0 „(».)- ) U<(t)dt, (4)

О которые показаны на фиг.2д и 2г. Одновременно коммутирующий импульс при-25 ходит на второй вход триггера 16 и переводит его в другое состояние.При этом формируется сигнал 011 (фиг.2к) и подается на узел 17 задержки. Узел

17 задержки формирует выходной сиг- 30 нал 01ъ (фиг.2,л), задержанный относительно переднего фронта U на величину,,равную длительности коммутирующего импульса, который размыкает ключи б и 8 в цепях обратных связей интеграторов 2 и 4. Ключи, таким образом, б и 8 размыкаются в момент окончания коммутирующего импульса, т.е. в момент окончания записи сигналов U1 и 06 на блоки 12 и 14 памяти, соответственно.

Время записи (фиг.2) не учитывает ся. Интегратор 2 начинает интегрировать постоянный сигнал 0, определяемый выражением (4), а ийтегратор

4 — сигнал 0> определяемый выражением (3). На выходе интеграторов 2 и 4 появляются линейные напряжения

С

ОЭ ) Ug(t. )dt; . (5)

U8«07(» ) dt з (6) или с учетом (4) и (3)

t)

3 о

U8-U> t (t- tj. ), (8) которые показаны на r.2,е и ж.

Как только выходной сигнал 08 интегратора 011 станет Равным U1 (мОМеит

60 времени t, фиг.2е-к), выходной сигнал Оч нуль-органа 15 замыкает ключ

5,и выходной сигнал интегратора U (tI ) передается на блок памяти, одновременно сигнал Ug изменяет состо- 65 яние триггера 16, выходной сигнал которого поступает,на вход узла 17 задержки, подключенного к цепям управления ключами 4 и 2 сброса. Узел

17 управления формирует на выходе сигнал 01 (фиг.2,л)„ задержанный на величину длительности коммутирующего импульса, это время необходимо для запоминания блоком 13 памяти выходного сигнала Оз интегратора 2.

Сигнал 0„< замыкает ключи 8 и 6 и держит их в замкнутом состоянии, нуль-орган 15 перебрасывается и размыкает ключ 10, но состояние триггера не изменяется.

Таким образом, приравнивая значение выражения (8) к значению 01, определим t, которое равно tz, и представляя его в (7) вместо t, получим сигнал U4, зафиксированный блоком памяти 04, Итак

01о

Как следует иэ выражения (10) выходной сигнал U4 устройства пропорционален среднему значению сигнала U<, т.е. среднему значению тока якоря двигателя на интервале вентильности (t; - » ), причем коэффициент пропорциoHBJIbHocTH равен U 10 (05 ) °

В момент временй t ключи 8 и б, замыкаясь, создают цепи разряда конденсаторов, которые имеют некоторое время ь1 для разряда, а именно

Г1 ».1.1»К как показано на фиг.2и-ж, в момент

t.+ приходит следующий коммутирующйй импульс и устройство продолжает работу аналогично описанному выше.

Время интегрирования интеграторов

2 и 4, отсчитываемое от момента прихода очередного коммутирующего импульса до момента снятия информации, должно быть меньше периода следования коммутирующих импульсов. Это обеспечивается соответствукщим выбором сигналов 0 и 0 . Период следования коммутирующих импульсов выбирается примерно на два порядка меньше вентильности преббразователя.

Таким образом, в результате работы устройства формируется сигнал, пропорциональный среднему значе нию тока на каждом интервале вентильности, Устройство обладает предельным быстродействием, так как информация о среднем значении на I-ом интервале вентильности, зависящая от I-го импульса управления, присутствует на выходе вычйслителя и используется при формировании следующего (I+1)-го импульса управления преобразователя.

949761

Предлагаемое устройство для вычисл ния параметров вентильного электропривода может найти применение в станочном зле ктроприводе, помогает решить задачу по идентичности динамических свойств совместно работакщих . электро- S при водов в системе управления станками .

Формула изобретения

Устройство для вы"исления параметров управления вентильным преобразователем, содержащее три интегратора с ключом сброса каждый, узел задерж- 15 ки, выход которого подключен к управляющему входу ключа сброса первого интегратора, блок памяти, ключ передачи информации,включенныймежду выходом первого интегратора и входом блока са второго и третьего интеграторов объединены для подачи импульсов управления преобразователем, о т л и ч а ю щ е е с я тем, что, с целью повышения точности вычисления, дополнительно введены четвертый интегратор с ключом сброса, второй и третий ключи передачи информации, второй и третий блоки памяти, нуль-ор.ган, триггер с раздельным управлениI ем, формирователь коммутирующих импульсов, причем выход второго интегратора через второй ключ передачи информации и второй блок памяти последовательно подсоединен к входу перного интегратора, выход третьего интегратора через третий ключ передачи информации и третий блок памяти последовательно.подсоединен к входу четвертого интегратора с ключом сброса, управляющий вход которого подсоединен к выходу узла задержки, выход четвертого интегратора подсоединен к одному из входов нуль-органа, чей выход соединен с первым входом триггера, а второй вход триггера объединен с управляющими входами второго и третьего ключей, передачи информации и подсоединен к выходу формирователя коммутирукщих импульсов, выход триггера соединен с входом узла задержки.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 619998, кл. Н 02 М 1/08, 1978.

2. Авторское свидетельство СССР

Р 490235, кл. Н 02 М 1/08, 1976.

3. Авторское свидетельство СССР по заявке Р 2771394/24-07, кл. Н 02 М 1/08, 1979.

949761

4 иг. 2

Составитель А.Санталов

Редактор H. Гришаиова Техред М. Надь Корректор О. Билак

Заказ 5767/44 Тираж 721 Подписное

BHHHIIH Государственного комитЕта СССР

/ по делам изобретений и открытий москва, ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4