Приемное устройство

Приемное устройство

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6I) Дополнительное к авт. свид-ву (22) Заявлено 21.05 80 (21) 2927537/18-09 с присоединением заявки ¹â€” (23) Приоритет— (5l ) М Кл

Н 04 L 11/20

Гееуддретвелмй камнтет

СССР (53) УДК 621.394..8 (088.8) Опубликовано 07.08.82. Бюллетень № 29

Дата опубликования описания 17.08.82 лв делам лэоаретений и вткрмткй

8C9".) 9;, ;,„ г (72) Автор изобретения

А. П. Тол оченко 1 т

Ц:.

1 (71) Заявитель (54) ПРИЕМНОЕ УСТРОЙСТВО

Изобретение относится к технике передачи цифровой информации и может быть использовано для оперативного приема сведений от многих территориально разнесенных корреспондентов в центр сбора, хранения и отображения информации, заданной в цифровой форме, при помощи линий АТС.

Известно, что цифровая информация по линиям АТС обычно передается с помощью устройств, содержащих генераторы тональных частот по количеству каналов и манипулятор (например, номеронабирательный диск). Для адресации передаваемой информации каждое из передающих устройств имеет индивидуальный узел маркерного сигнала, идентифицирующий его место в приемном устройстве, При автоматическом приеме цифровой информации приемное устройство имеет выделить маркерных сигналов, а также блоки автоматического приема информации, выделения каналов и оперативного запоминания (1).

Недостатком таких систем является необходимость дополнительного оборудования для формирования маркерных сигналов и дешифрации.

Известно приемное устройство с адресацией информационных каналов, содержащее последовательно соединенные управляющий коммутатор и блок выделения каналов, выходы которого подключены к первым входам и элементов И, выходы которых подключены к соответствующим входам блока памяти (2) .

Недостаток данного устройства заключается в невысокой достоверности принимае1о мой информации.

Цель изобретения — повышение достоверности принимаемой информации.

Указанная цель достигается тем, что в приемное устройство с адресацией информационных каналов, содержащее последовательно соединенные управляющий коммутатор и блок выделения каналов, выходы которого подключены к первым входам и элементов И, выходы которых подключены к соответствующим входам блока памяти, введены и RS-триггеров, дополнительный элемент И и элемент НЕ, при этом выход элемента НЕ подключен к объединенным вторым входам и элементов И, выход «Сброс» управляющего коммутатора подключен к

949833

Одновременно логические «!» от всех инверсных выходов RS-триггеров 3.1 поступают на входы элемента И 6, с выхода которого логическая «1» поступает на

С-входы, RS-триггеров 3.1 — З.п и разрешает им принимать сигналы по S-входам. Кроме того, логическая «1» с выхода элемента И 6 инвертируется элементом НЕ

4, и с его выхода уже логический «О» подается на первые входы элементов И 5.1—

5.п, тем самым дополнительно запрещая всякое прохождение импульсов к адресным ячейкам 8.1 — 8.п. Таково исходное состояние приемного. устройства после установления связи по АТС.

При использовании предварительного импульса одной из имеющихся в передающем устройстве частот в качестве маркернаго сигнала вся задача состоит в отделении этого импульса от всей последующей серии

55 объединенным К-входам RS-триггеров, С-входы которых объединены со входом элемента 11Е и подключены к выходу дополнительного элемента И, ко входам которого подклклены инверсные выходы RS-триггеров, выходы «Запись» которых подключены к информационным входам блока памяти, причем выходы блока выделения каналов подключены к S-входам соответствующих

RS-триггеров.

На чертеже представлена структурно- 10 электрическая схема устройства.

Приемное устройство содержит управляющий коммутатор 1, блок 2 выделения каналов и RS-триггеры 3.1 — З.п, элемент

НЕ 4, и элементов И 5.1 — 5.п, дополнительный элемент И 6 и блок 7 памяти, содержащий и адресных ячеек 8.1 — 8 и.

Приемное устройство работает следующим образом.

При установлении связи, под действием сигналов «Вызов» от АТС, на приемной сто- 20 роне автоматически включается управляющий коммутатор 1, который формирует сигнал «Сброс», на R-входы RS-триггеров

3.1 — Зп и одновременно подключает телефонную линию к блоку 2 выделения каналов.

Сигнал «Сброс» устанавливает RS-триггеры 3.1 — Зп в такое состояние, при котором на прямых выходах устанавливается логический «0», а на инверсных выходах— логическая «1».

Логические «О» от триггеров подаются на адресные ячейки 8.1 — 8й соответственно и являются сигналами запрета работы счетчиков этих ячеек, следовательно они не записывают, подаются ли счетные импульсы от блока 2 выделения каналов по и-вхо- З5 дам в любой из и адресных ячеек или нет.

Разрешением для записи в любую из адресных ячеек является только наличие логической «1» на ее шине «Запись». несущих цифровую информацию импульсов и использование его для: — включения нужной адресной ячейки (подать на время приема информации логическую «1» на шину «Запись i канала»; — подачи разрешающего сигнала (логической «1») на элементы И 5.1 — 5.п пропускающие импульсы счета информации от каждого канала блока:2 выделения каналов к входам адресных ячеек 8.1 — 8.п; — подачи запирающего сигнала (логического «О») на С-входы всех RS-триггеров

3.1 — З.п, тем самым зафиксировав- их- состояния после прохождения маркерного импульса.

Частот для манипуляции на передающем устройстве столько, сколько видов передаваемой информации. Каждая из этих частот (она же является и индивидуальным маркерным сигналом) при передаче цифровой информации выделяется в блоке 2 выделения каналов соответствующими фильтрами, детектируется, и на выходе каждого канала принятая информация представлена последовательностью логического «0» и логической «1», равной количеству переданных импульсов (т. е. набранной на передающей стороне цифре). .Итак, при посылке передающим устройством маркерного . (первого) импульса (на- . пример, для 2-го передающего абонента для формирования маркерного импульса используется частота 2-го канала, à его персональная адресная ячейк — 8.2) послед.ний, после выделения, в виде логической «1» с выхода блока 2 выделения каналов поступит íà S-вход RS-триггера 3.2, что вызовет

его опрокидывание, т. е. на шине «Запись

11 канала» появится разрешающая запись для ячейки 8.2, и только ей, логическая «I».

Одновременно с инверсного выхода этого

RS-триггера 3.2 на вход элемента И 6 поступит логический «О», что, в свою очередь, вызовет появление на его выходе также логического «О». Этот сигнал, поступив на

С-входы триггеров, зафиксирует их состояние, т. е. все, кроме 2-го, останутся в первоначальном состоянии, и приходящие по любому каналу выделения импульсы уже не смогут изменить их состояний.

Кроме того, от элемента НЕ 4 логическая «1» поступит на первые входы элементов И 5.1 — 5.п, что позволит прохождение счетных импульсов через них от каналов выделения блока 2 к адресным ячейкам

8.1 — 8п.

На этом выбор адресной ячейки 8.1 — 8.п и приведение ее в готовность (в разобранном примере только ячейки 8.2) к приему цифровой информации окончены. Выбор других ячеек своими абонентами осуществляется аналогично приведенному примеру.

Использование предлагаемого устройства позволяет улучшить эксплуатационные

949833

Формула изобретения

Составитель Т. Поддубняк

Техред А. Бойкас Корректор В. Бутяга

Тираж 688 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская иаб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Редактор Н. Безродная

Заказ 5498/48 характеристики и надежность при его работе, расширить его функциональные воэможности, повысить качество и достоверность передаваемой информации. За счет исключения дополнительного оборудования сокращается стоимость аппаратуры для передачи данных.

Приемное устройство с адресацией информационных каналов, содержащее последовательно соединенные управляющий коммутатор и блок выделения каналов, выходы которого подключены к первым входам и элементов И, выходы которых подключены к соответствующим входам блока памяти, отличающееся тем, что, с целью повышения достоверности принимаемой информации, в него введены и RS-триггеров, дополнительный элемент И и элемент НЕ, при этом выход элемента НЕ подключен к объединенным вторым входам и элементов И, выход «Сброс» управляющего коммутатора подключен к объединенным R-входам

RS-триггеров, С-входы которых объединены с входом элемента НЕ и подключены к выходу дополнительного элемента И, к входам которого подключены инверсные вйходы RS-триггеров, выходы «Запись» которых . о подключены к информационным входам блока памяти, причем выходы блока выделения каналов подключены к S-входам соответствующих RS-триггеров.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 5б4723, кл. Н 04 1 3/02,,1975.

2. Авторское свидетельство СССР № 489237, кл. Н 04 1 1 04, 1974 (прототип).