Устройство для передачи и приема кодов

Устройство для передачи и приема кодов

Иллюстрации

Показать все

Реферат

 

O Il И С А H И Е (949835

ИЗО6РЕТЕН Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 04.09.78 (21) 2659425/18-09 с присоединением заявки №вЂ” (5I) М. Кл.з

Н 04 L 17/02

Н 04 L !7/16.Гееударстееннмй кемнтет (23) Приоритет—

Опубликовано 07.08.82. Бюллетень №29 (53) УДК 62! .394..6 (088.8) ав делам лзебретеннй н еткрмтнй

Дата опубликования описания 17.08.82 (72) Авторы изобретения

Е. П.,Ларичев, E. В. Нестеркин, Е. Н. Океанов и И одькин ь Е QIQ .i „ ? .4

l ;;. ггч" и

БИБ)ИОТЕЫ.1 (71) Заявитель (54) УСТРОЙСТВО Д.ЛЯ ПЕРЕДАЧИ И ПРИЕМА КОДОВ

Изобретение относится к радиотехнике и может использоваться для приема и передачи сообщений произвольными кодами по каналам проводной связи и радиосвязи.

Известно устройство для передачи и приема кодов, содержащее оконечный согласующий блок, усилитель и последовательно соединенные генератор импульсов и первый элемент ЗАПРЕТ, ко второму входу которого подключен первый выход стартстопного триггера, второй выход которого соединен со входами клавиатурного блока, выходы которого подключены ко входам шифратора, выходы которого соединены со входами первого коммутатора, при этом выход приемника подключен к первым входам второго элемента ЗАПРЕТ и основного элемента И,ЛИ, выход которого соединен с первым входом стартстопного триггера, а выход первого элемента ЗАПРЕТ подключен ко входу распределителя (1J.

Однако известное устройство не обеспечивает высокую помехоустойчивость передачи и приема кодовых сообщений.

Цель изобретения — повышение помехоустойчивости.

Для достижения поставленной цели в устройство для передачи и приема кодов, содержащее оконечный согласующий блок, усилитель и последовательно соединенные генератор импульсов и первый элемент

ЗАПРЕТ, ко второму входу которого подключен первый выход стартстопного триггера, второй выход которого соединен со входами клавиатурного блока, выходы которого подключены ко входам шифратора, 0 выходы которого соединены со входами первого коммутатора, при этом выход приемника подключен к первым входам второго элемента ЗАПРЕТ и основного элемента

И.ЛИ, выход которого соединен с первым входом стартстопного триггера, а выход первого элемента ЗАПРЕТ подключен ко входу распределителя, введены блок памяти, дешифратор, пять дополнительных элементов ИЛИ, два ключа, второй коммутатор сумматор по модулю два и блок программно20 го управления, выходы которого подключены к управляющему входу оконечного согласующего блока, первым входам первого второго и третьего дополнительных элементов ИЛИ, второму входу основного элемен949835 та И,ЛИ, управляющему входу распределителя и первому входу четвертого дополнительного элемента И,ЛИ, второй вход и выход которого соединены соответственно с выходом распределителя и вторым входом стартстопного триггера, второй выход которого подключен к управляющему входу дешифратора, информационные выходы и входы которого соединены соответственно со входами оконечного согласующего блока и выходами блока памяти, ко входам которого подключены выходы первого коммутатора, дополнительный вход которого соединен с первым входом блока программного управления и первым выходом второго коммутатора, входы которого соединены с выходом приемника, третьим входом основного элемента И.ЛИ, выходом первого дополнительного элемента И.ЛИ, ко второму входу которого подключен соответствующий выход шифратора, и вторым входом второго дополнительного элемента ИЛИ, выход которого подключен к первому дополнительному входу блока памяти, второй и третий дополнительные входы которого соединены с выходом первого элемента ЗАПРЕТ, вторым входом блока программного управления и выходом пятого дополнительного элемента И.ЛИ, первый вход которого соединен со входом усилителя и выходом первого ключа, входы которого соединены с выходом третьего дополнительного элемента

ИЛИ, соответствующим выходом блока памяти и первым входом второго ключа, второй вход которого соединен с третьим входом блока программного управления, вторь.м выходом второго коммутатора и вторым входом второго элемента ЗАПРЕТ, выход которого подключен ко второму входу пятого дополнительного элемента И,ЛИ и первому входу сумматора по модулю два, второй вход и выход которого соединен соответственно с выходом второго ключа и четвертым входом блока программного управления, к пятому входу которого подключен выход генератора импульсов, а первый выход второго коммутатора соединен со вторым входом третьего дополнительного элемента ИЛИ.

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Устройство для передачи и приема кодов содержит генератор 1 импульсов, первый элемент ЗАПРЕТ 2, распределитель 3, усилитель 4, стартстопный триггер 5, клавиатурный блок 6, шифратор 7, первый коммутатор 8, приемник 9, оконечный согласующий блок 10, второй элемент ЗАПРЕТ 11, второй коммутатор 12, основной элемент

ИЛИ 13, блок 14 памяти, первый дополнительный элемент И.ЛИ 15, второй дополнительный элемент И,ЛИ 16, третий дополнительный элемент И,ЛИ 17, дешифратор 18, 10

55 четвертый дополнительный элемент ИЛИ 19, первый ключ 20, пятый дополнительный элемент ИЛИ,21, второй ключ 22, сумматор

23 по модулю два и блок 24 программного управления.

Устройство работает следующим образом.

При передаче оператор воздействует на клавиатурный блок 6, что обеспечивает появление на дополнительном выходе шифратора ? сигнала, включающего второй коммутатор 12 через первый дополнительный элемент И,ЛИ 15 в положение, при котором отпирается первый коммутатор 8 и первый ключ 20 через третий дополнительный элемент И,ЛИ 17, запирается приемный вход пятого дополнительного элемента И,ЛИ 21 и сумматора 23 по модулю два из-за срабатывания второго элемента ЗАПРЕТ 11 и осуществляется переключение на передачу программы блока 24. Этот же сигнал поступает на установочный вход блока 14 через второй дополнительный элемент ИЛИ 16 и подготавливает блок 14 для записи информации и на один из входов основного элемента И,ЛИ 13, который включает стартстопный триггер 5. Последнний отключает первый элемент ЗАПРЕТ 2, и импульсы генератора 1 поступают на распределитель 3 и тактовый вход блока 14. Воздействие оператора на клавиатурный блок 6 представляется посредством шифратора 7 в виде определенной комбинации, значения разрядов которой через первый коммутатор 8 записываются в соответствующие ячейки блока 14.

Под действием импульсов, подаваемых с первого элемента ЗАПРЕТ 2 на тактовый вход блока 14, комбинация, записанная в блок 14, выводится поразрядно на передачу через первый ключ 20, усилитель 4 и далее на выход устройства. При выводе информации из блока 14 производится перезапись значений разрядов передаваемой комбинации в блоке 14 по входу последовательного ввода информации через первый ключ 20 и пятый дополнительный элемент

И,ЛИ 21. После передачи всех разрядов сформированной шифратором 7 комбинации распределитель 3 вырабатывает сигнал, который через четвертый дополнительный элемент И,ЛИ 19 воздействует на стартстопный триггер 5 и переводит устройство в режим дежурного приема. Блок 24 по сигналам генератора 1, первого элемента ЗАПРЕТ

2 и второго коммутатора 12 вырабатывает в соответствии с заданной программой сигналы на повторение передачи, подаваемые на второй вход первого дополнительного элемента И,ЛИ 15, либо сигнал отсутствия обмена, воспроизводимый на блоке 24.

Временное положение сигнала на повторение передачи определяется по импульсам, подаваемым с генератора 1, и может быть

949835 задано программой из соображений декорреляции ошибок.

При приеме сигнал с приемника 9 поступает одновременно на второй коммутатор

12, второй элемент ЗАПРЕТ 11 и на один из входов основного элемента И,ЛИ 13, 5 который включает стартстопный триггер 5.

Последний отключает первый элемент ЗАПРЕТ 2, и импульсы генератора 1 поступают на распределитель 3 и тактовый вход блока 14. Второй коммутатор 12 включается в положение, при котором запирается пер10 вый коммутатор 8 и первый ключ 20 и отпирается второй элемент ЗАПРЕТ 1 и второй ключ 22 и переключается на прием программа блока 24. Отпирание второго элемента

ЗАПРЕТ 11 обеспечивает прохождение при- (5 нимаемой информации на запись в блок

14 по входу последовательного ввода информации через пятый дополнительный элемент ИЛИ 21 и на сумматор 23 по модулю два. На второй вход сумматора 23 по моду20 лю два поступает информация из блока 14 через второй ключ 22. В сумматоре 23 по модулю два проводится контроль принимаемой информации и формирование сигналов несоответствия при несоответствии информации на его входах. Сигналы несоответствия 25 подаются на блок 24, который в соответствии с ними и программой приема в соответствующих разрядах принимаемой комбинации вырабатывает сигнал начальной установки, подаваемый на распределитель

3, стартстопный триггер 5 через четвертый дополнительный элемент И.ЛИ 19 и блок 14 через третий дополнительный элемент И.ЛИ

16.

При отсутствии контролируемых сигна35 лов несоответствия процесс приема длится до выработки сигнала распределителем 3, по которому стартстопный триггер 5 устанавливается в исходное состояние через четвертый дополнительный элемент И,ЛИ

19. Стартстопный триггер 5 запрещает ра- 40 боту распределителя 3 и разрешает работу дешифратора 18, который дешифрирует записанную при приеме в блок 14 комбинацию и подает ее на оконечный согласующий блок 10. Оконечный согласующий блок 10 4

45 воспроизводит получателю принятую информацию при наличии разрешающего сигнала с блока 24, вырабатываемого им по сигналам с выхода первого элемента ЗАПРЕТ 2. В соответствии с заданной программой приема блок 24 вырабатывает сигнал на выдачу квитанции, запускающей стартстопный триггер 5 через основной элемент

H„TIN 13 и открывающей первый ключ 20 через третий дополнительный элемент И.ЛИ

17 либо просто сигнал наличия обмена, воспроизводимыи на блоке 24. Время выдачи

55 квитанции устанавливается программой из соображений декорреляции ошибок.

Введение в устройство блока 14, сумматора 23 по модулю два первого и второго ключей 20 и 22, дешифратора 18, блока 24 и логических элементов, связывающих их с остальными элементами, а также наличие изменяемых программ приема и передачи сообщений в блоке 24 позволяет повысить его помехоустойчивость, способствует рациональному введению избыточности в сообщение, увеличению скорости передачи и приема, адаптации устройства к конкретным условиям работы.

Формула изобретения

Устройство для передачи и приема кодов, содержащее оконечный согласующий блок, усилитель и последовательно соединенные генератор импульсов и первый элемент ЗАПРЕТ, ко второму входу которого подключен первый выход стартстопного триггера, второй выход которого соединен со вхо. дами клавиатурного блока, выходы которого подключены ко входам шифратора, выходы которого соединены со входами первого коммутатора, при этом выход приемника подключен к первым входам второго элемента ЗАПРЕТ и основного элемента

И,Л И, выход которого соединен с первым входом стартстопного триггера, а выход первого элемента ЗАПРЕТ подключен ко входу распределителя, отличающееся тем, что, с целью повышения помехоустойчивости, в него введены блок памяти, дешифратор, пять дополнительных элементов И.ЛИ, два ключа, второй коммутатор, сумматор по модулю два и блок программного управления, выходы которого подключены к управляющему входу оконечного согласующего блока, первым входам первого, второго и третьего дополнительных элементов И,ЛИ, второму входу основного элемента И,ЛИ, управляющему входу распределителя и первому входу четвертого дополнительного элемента И.ЛИ, второй вход и выход которого соединены соответственно с выходом распределителя и вторым входом стартстопного триггера, второй выход которого подключен к управляющему входу дешифратора, информационные выходы и входы которого соединены соответственно со входами оконечного согласующего блока и выходами блока памяти, ко входам которого подключены выходы первого коммутатора, дополнительный вход которого соединен с первым входом блока программного управления и первым выходом второго коммутатора, входы которого соединены с выходом приемника, третьим входом основного элемента И,ЛИ, выходом первого дополнительного элемента И,ЛИ, ко второму входу которого подключен соответствующий выход шифратора, и вторым входом второго до949835

Составитель А. Слободской

Редактор Л. Пчелинская Техред А. Бойкас Корректор В. Бутяга

Заказ 5498/48 Тираж 688 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений н открытий! l3035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент>, r. Ужгород, ул. Проектная, 4 волнительного элемента ИЛИ, выход которого подключен к первому дополнительному входy блока памяти, второй и третий дополнительные входы которого соединены с выходом первого элемента ЗАПРЕТ, вторым входом блока программного управления и выходом пятого дополнительного элемента ИЛИ, первый вход которого соединен со входом усилителя и выходом первого ключа, входы которого соединены с выходом третьего дополнительного элемента ИЛИ, соответствующим выходом блока памяти н первым входом второго ключа, второй вход которого соединен с третьим входом блока программного управления, вторым выходом второго коммутатора и вторым входом второго элемента ЗАПРЕТ, выход которого подключен ко второму входу пятого дополнительного элемента ИЛИ и первому входу сумматора по модулю два, второй вход и выход которого соединены соответственно с выходом второго ключа и четвертым входом блока программного управления, к пятому входу которого-подключен выход генеpampa импульсов, а первый выход второго коммутатора соединен со вторым входом третьего дополнительного элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 553899, кл. Н 04 L 13/02, 1975 (прототип).