Устройство для сложения длительностей импульсов

Устройство для сложения длительностей импульсов

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски к

Социалистическик

Республик ()951330 (61) Дополнительное к авт. свид-ву (51) М. Кл.

6 06 G 7/14 (22)Заявлено 12.05.80 (21) 2948242/18-24 с присоединением заявки №

1Ъеударстаанный комитет

СССР аo делам нзабретеннй и открытий (23) Приоритет (53) УДК 681.3 (088.8) Опубликовано 15. 08.82. Бюллетень № 30

Дата опубликования описания 15 ° 08.82.

А. П. Стахов, Г.Д.Дорощенков, В. Е.Качуровский, В. П. Кожемяко и Т.В.Головань (72) Авторы изобретения (71) Заявитель

Винницкий политехнический институт (54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ДЛИТЕЛЬНОСТЕЙ

ИМПУЛЬСОВ

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислитель-. ных машинах.

Известно устройство с представлением информации в виде количества последовательно сработавших бистабильных элементов, в котором каждый предыдущей элемент дает разрешение на переключение последующего (13.

Недостатками известного устройства являются сложность управления и ограниченные функциональные возможности (невозможность выполнения сложения и вычитания аналоговых величин) .

Наиболее близким по технической сущности является оптоэлектронный модуль, содержащий группу десяти- 2о разрядных модулей, образуоцих сумматор, который позволяет производить сложение либо цифровых (в виде количества импульсов), либо аналого2 вых (в виде длительности импульса) величин. Модуль состоит из цепочки бистабильных элементов (квантронов) с одинаковым временем срабатывания.

При подаче сигнала на вход модуля последовательно возбуждаются разряды цепочки, а при заполнении всех девяти разрядов формируется импульс пере" носа в следующую (страшную) цепочку сумматора.

Недостатком данного устройства является отсутствие возможности непосредственно вычитания, поступающих на вход сигналов.

Цель изобретения - расширение области применения устройства путем организации и вычитания.

Поставленная цель достигается тем, что устройство для сложения длитель" ностей импульсов, содержащее К групп каждая из, которых содержитп-бистабильных элементов, дополнительно содержит в каждой j-ой группе (j=l, 2,...,К) элементы запрета, форми95133

3 рователи импульсов, элементы И и

ИЛИ, причем в каждой j-ой группе единичный выход i-ro бистабильного элемента (i 1,2,...n) подключен к пер" вому входу первого элемента И, выход которого подключен к первому входу первого элемента И11И, выход которого подключен к единичному входу (i+1)-ro бистабильного элемента, нулевой выго подключен к первому входу второго элемента ИЛИ, выход которого подключен к нулевому входу I-ro бистабильного элемента (1=2,3,...n) шина сло- жения устройства подключена к первому входу первого элемента запрета

j -ой группы, выход которого подключен к второму входу первого элемента И, первый вход которого подклю" чен к единичному выходу i-ro биста20 бильного элемента, выход первого элемента запрета j -ой группы подключен к первому входу первого элемента ИЛИ выход которого подключен к единич25 ному входу первого бистабильного элемента единичный выход д-го бистабильного элемента подключен к первому входу первого элемента И, выход которого подключен к входу первого формирователя импульсов, выход которого подключен к второму входу второго элемента ИЛИ, выход которого подключен к нулевому входу m-ro бистабильного элемента (m--1,2,...n-1) выход первого формирователя импульсов подключен к первому входу второго элемента ИЛИ, выход которого подключен к нулевому входу и-го бистабильного элемента, выход первого формирователя

40 импульсов подключен к второму входу первого элемента запрета j-ой группы и к шине переноса в (j+1)-ую группу устройства, шина вычитания которого подкпючена к первому входу второго элемента запрета j-ой группы, выход которого подключен ко второму входу второго элемента И, первый вход которого подключен к нулевому выходу

i-го бистабильного элемента, выход

$0

55 второго элемента запрета j -ой группы подключен к второму входу второго элемента ИЛИ, выход которого подключен к нулевому входу n-ro бистабильного элемента, вход второго формирователя подключен к выходу второго элемента И, первый вход которого подключен к нулевому выходу первого бистабильного элемента, выход втоход которого подключен к первому вхо- g ду второго элемента И, выход которо0 а рого формирователя импульсов подключен к второму входу первого элемента ИЛИ, выход которого подключен к единичному входу i -го бистабильного элемента, выход второго формировате.пя импульсов подключен к второму входу второго элемента запрета 1-ой группы и к шине заема из (j-1)-ой группы.

На чертеже представлена блок-.cxe"" ма устройства сложения (вычитания) длительностей импульсов.

Устройство содержит бистабильные элементы 1, (1,...,1п) в каждом 1-ом разряде (i 1,2,...,n) с единичным выходом 1, нулевым выходом 2, входом 3 установки в единичное состояние и входом 4 установки в нулевое состояние элемент ИЛИ 5, элемент

ИЛИ, элемент И 7, элемент И 8, а также формирователи 9, 9,2 импульсов элементы 10 и 11 запрета, шину 12 сложения, шину 13 вычитания, шину

14 переноса, шину 15 заема.

Устройство работает следующим образом.

При поступлении информации на шину 12 сложения, сигнал с выхода элемента 10 запрета через элемент

ИЛИ 5 поступает на вход 3 установки в единичное состояние бистабильного элемента 1 ° 1, вызывая его установку в состояние логической "1", которая появляется на единичном выходе 1, давая разрешение на переключение следукщего бистабильного элемента и т.д.

Последний бистабильный элемент

1,п при установке в состояние логической "1" дает разрешение на формирование импульса переноса с выхода схемы первого формирователя 9 импульсов, Этим же импульсом все бистабильные элементы устанавливаются в состояние логического "0" воздействием на входы 4 установки в нулевое состояние через элементы ИЛИ 6, при этом длительность импульса определяется максимальным временем переключения бистабильных элементов. На время установки бистабильных элементов в состояние логического "ц" этот же импульс по входу 14 закрывает элемент

10 запрета, запрещая тем самым прохождение информации на входы установки в единичное состояние бистабильных элементов.

Аналогично работает устройство на вычитание при поступлении информации на шину вычитания 13. При этом

951330

Формула изобретения

1о

l

Ь6(откуда бистабильные элементы последовательно устанавливаются в состояние логического "0", начиная с последнего находящегося в состоянии логической "1", т.е. в обратном направлении.

При обнулении первого разряда формируется импульс заема, а все бистабильные элементы устанавливаются в состояние логической "1".

Функц14онирование устройства при оперировании с аналоговыми сигнала— ми (заданных длительностью импульсов) определяются следующими временными характеристиками бистабильных элементов. где Й - основание системы счисления (М=п+1); ь — усредненное время переключения бистабильных элементов; ь - допуск по времени переключения бистабильных элементов.

Таким образом, при увеличении основания системы счисления возрастают требования по одинаковости времени переключения бистабильных элементов. Наиболее выгодно использовать устройство в десятичной системе счисления. В этом случаелГ(1/19

Р т.е. разброс по времени переключения должен быть не более 53.

При оперировании с цифровыми сиг" налами (заданным количеством импульсов) требования по времени - переключения определяются формулой

"m n "бх "гпс х ° где „ — длительность входного импульса. пиn рс ръ,г Г

"тс1х= " + "

Отсюда à (1/3Г и допустимый разброс по времени переключения составляет более 304.

Таким образом, предлагаемое уст" ройство позволяет осуществлять сложение длительностей, заданных аналоговыми и цифровыми сигналами.

Предлагаемое устройство выгодно отличается от известных, так как позволяет производить непосредственное вычисление аналоговых и цифровых сигналов. При этом нет необходиго

25 зо

55. мости замены операции вычитания операцией сложения в дополнительных либо обратных кодах.

Устройство для сложения длительностей импульсов, содержащее К групп, каждая из которых содержит и бистабильных элементов, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения вычитания длительностей импульсов, устройство дополнительно содержит в каждой j-ой группе (=1,2,...К) элементы запрета, формирователи импульсов, элементы И и ИЛИ, причем в каждой j -ой группе единичный выход 1-го бистабильного элемента:(i=1,2,...,n) подключен к первому входу первого элемента И, выход которого подключен к первому входу первого элемента ИЛИ, выход которого подключен к единичному входу (i+1) -го бистабильного элемента, нулевой выход которого подключен к первому входу второго элемента И, выход которого подключен к первому входу второго элемента ИЛИ, выход которого подключен к нулевому входу 1-го бистабильного элемента (1=2,3,...,п), шина сложения устройства подключена к первому входу первого элемента запрета j -ой группы, выход которого подключен к второму входу первого элемента И, первый вход которого подключен к единичному выходу i -го бистабильного элемента, выход первого элемента запрета -ой группы подключен к первому входу первого элемента

ИЛИ, выход которого подключен к единичному входу первого бистабильного элемента, единичный выход и-го биста" бильного элемента подключен к первому входу первого элемента И, выход которого подключен к входу первого формирователя импульсов, выход которого подключен к второму входу второго элемента ИЛИ, выход которого подключен к нулевому входу m-го бистабильного элемента (m=1,2,...n-1), выход первого формирователя импульсов подключен к первому входу второго элемента

ИЛИ, выход которого подключен к нулевому входу л-го бистабильного элемента, выход первого Формирователя импульсов подключен к второму

95 входу первого элемента запрета

j-ой группы и к шине переноса в ()+1)-ую группу устройства, шина вычитания которого подключена к первому входу второго элемента запрета 1 -ой группы, выход которого подключен к второму входу второго элемента И, первый вход которого подключен к нулевому выходу i-ro бистабильного элемента, выход второго элемента .запрета j-ой группы подключен к второму входу второго элемента ИЛИ, выход которого подключен к нулевому входу и -го биста" бильного элемента, вход второго формирователя импульсов подключен к выходу второго элемента И, первый вход которого подключен к нулеВНИИПИ Заказ 5952/57

Тираж 731 Подписное

Филиал ППП "Патент", r. Ужгород, ул, Проектная, 1330 8 вому выходу первого бистабильного элемента, выход второго формирователя импульсов подключен к второму входу первого элемента ИЛИ, выход которого подключен к единичному входу i -ro бистабильного элемента, выход второго формирователя импульсов подключен к второму входу второго элемента запрета j-ой группы

1î и к шине заема из (j-1)-ой группы.

Источники информации, принятые во внимание при экспертизе

1. Патент Японии М 48-43470, кл. H 03 K 23/14, 1976.

ts 2. Майоров С.А. и др. Узлы вычислительной техники, "Вычислитель" ная техника" N 6 r. Пенза, 1976, с. 83-89 (йрототип).