Устройство для формирования импульсных последовательностей

Устройство для формирования импульсных последовательностей

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗО6РЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсиик

Социапистнчесинк

Рес убп >951668 (61) Дополнительное к авт. свид-ву (22)» »«o 09. 07. 80 (21) 2954749/18-21 с присоединением заявки № (23) Приоритет

Опубликовано 15. 08. 82. Бюллетень № 30

Дата опубликования описания 15. 08. 82 (51) М. Кл, Н 03 К 3/64

3Ьеудерстввнный комитет

СССР не делам нзо4ретеннй н открытий (5Ç) УДК 621. 374, З(088.8) (72) Авторы изобретения

А. Н. Подгола и Г. Н. Спица (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ИМПУЛЬСНЫХ

ПОСЛЕДОВАТЕЛЬНОСТЕЙ

Изобретение относится к импульсной технике, в частности к генераторам, вырабатывающим серии импульсов, и может быть использовано в устройствах автоматики, в системах контроля цифровых электронных схем и т.д.

Известно устройство для формирования импульсных последовательностей, содержащее тактовый генератор, декадный счетчик; п áËîêoâ элементов совпадений, блок сравнения кодов, программный блок (блок памяти),распределитель импульсов, вспомогательный счетчик, триггер, блок добавления импульса и элемент ИЛИ (1 ).

В этом устройстве при каждом сов. падении состояния младшей декады счетчика с младшей цифрой программного блока блок сравнения кодов гв осуществляет поразрядное сравнение состояния всех декад с заданными программынм блоком значениями. Сигнал на выходе устройства появляется

2 только в случае совпадения состояния кодов всех декад с заданными программным блоком значениями. Под воздействием выходного импульса в программном блоке вырабатывается следующий код.

Однако данное устройство обладает низким быстродействием, ограниченным быстродействием программного блока (блока памяти), так как минимальный период импульсов в импульсной последовательности не может быть меньше времени цикла считывания блока памяти.

Наиболее близко к предложенному. устройство для формирования импульсных последовательностей, в котором выход тактового генератора соединен с входом двоичного счетчика, выходы которого соединены с первыми входами компаратора, вторые входЯ компаратора соединены с выходами блока п-разрядной памяти, адресные входы которой соединены с выхода3 951 ми адресного блока, выход компаратс ра соединен с входом адресного блока 12).

Импульсы с тактового генератора поступают на двоичный счетчик, на компараторе сравнивается информация, поступающая -co счетчика, с информацией, поступающей с блока и-разрядной памяти, и при совпадении на выходе компаратора, а следователь- 10 но, и на выходе устройства появляется импульс, Этот импульс, посту. пая на адресный блок, переключает

его, и на выходах блока и-разрядной ,памяти появляется новая информация, 15 соответствующая новому адресу.

Следующий импульс на выходе устройства появляется при совпадении информации на выходах двоичного счетчика и информации на выходах блока 20 и-разрядной памяти, соответствующей

l новому адресу.

Таким образом, блок и-разрядной памяти хранит в ячейках каждого адреса информацию, выражающую интервалы между соседними импульсами последовательности.

Недостатком этого устройства является низкое быстродействие, которое ограничено быстродействием блока па- 30 мяти, т.е. минимальный период импульсов в импульсной последовательности не может быть меньше времени цикла считывания блока памяти.

Цель изобретения -повышение быстродействия устройства для формирования импульсных последовательностей.

Поставленная цель достигается тем, что в устройство для формирования импульсных последовательностей, содержащее генератор тактовых импульсов, выход которого соединен с входом двоичного счетчика, блок и-разрядной памяти, входы которого соединены с выходами адресного блока, введен формирователь одиночного импульса, (и+1)- разрядный сдвигающий .регистр, причем выходы блока и-разрядной памяти соединены с и-входами параллельной записи информа50 ции (n+1) -разрядного сдвигающего регистра, сдвигающий вход которого соединен с выходом генератора тактовых импульсов, выход двоичного счетчика соединен с входом формирователя одиночного импульса, выход которого соединен с входом адресного блока и управляющий входом записи (и+1)- разрядного сдвигающего регистра.

На чертеже представлена функциональная блок-схема устройства.

Устройство для формирования импульсных последовательностей содержит генератор 1 тактовых импульсов, двоичный счетчик 2, блок 3 и-разрядной памяти, адресный блок 4, формирователь 5 одиночного импульса, (.и+1}-разрядный сдвигающий регистр 6 с параллельной записью информации в и разрядов. 8ыход последнего разряда сдвигающего регистра является выходом устройства.

Устройство работает следующим образом.

В исходном положении импульсы на выходе генератора 1 отсутствуют, в и разрядах сдвигающего регистра 6 записана определенная кодовая комбинация единиц и нулей, последний разряд сдвигающего регистра 6 и двоичный счетчик 2 находятся в нулевом состоянии, на выходах блока

3 памяти - кодовая комбинация единиц и нулей, записанных в R÷åéêå, адрес которой задан адресным блоком 4. на выходе формирователя 5 одиночного импульса - нулевой сигнал.

При включении генератора 1 каждый импульс, поступающий с его выхода на сдвигающий вход сдвигающего регистра 6, передним фронтом сдвигает записанную в нем кодовую комбинацию на один разряд. С поступлением и импульсов кодовая комбинация, записанная в разрядах сдвигающего регистра 6, последовательно поступает. на выходы устройства, образуя импульсную последовательность, а в последнем разряде записывается информация, которая была в первом разряде.

Импульсы генератора 1 одновременно поступают и на вход двоичного счетчика 2, который переключается задним фронтом импульса и через каждый и импульсов возвращается в исходное нулевое состояние. После перехода двоичного счетчика 2 в нулевое состояние формирователь 5 одиночного импульса формирует импульс, длительность которого меньше длительности паузы между импульсами генератора 1. Этот импульс, поступая на вход разрешения записи сдвигающего регистра 6, передним фронтом записывает кодовую комбинацию с выходов блока 3 памяти в соответствую68 6 структуры ограничено, а быстродействие сдвигающих регистров 6 может быть достаточно высоким, то применение в устройстве (n+ )-разрядного сдвигающего регистра, в и разрядов которого производится параллельная ! запись информации с выходов блока и-разрядной памяти, а потом происхо," дит последовательная передача этой информации на выход устройства, позволяет получить быстродействие устройства не зависимо от быстродействия блока памяти.

Использование в сдвигающем регистре (и+1) разрядов, в последний из которых не записывается информа" ция с блока памяти, позволяет исключить разрывы между группами импульсов в импульсной последовательности, а запись единичного или нулевого сигнала в несколько смежных разрядов сдвигающего регистра позволяет получить на,выходе устройства импульс- ные последовательности с импульсами и паузами различной длины. При этом максимальная длительность цикла импульсной последовательности опреде ляется емкостью блока памяти.

Формула изобретения

Устройство для формирования импульсных последовательностей, содержащее генератор тактовых импульсов, выход которого соединен с sxoдом двоичного счетчика, блок и-раз". рядной памяти, входы которого соединены с выходами адресного блока, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введен формирователь одиночного импульса, (и+1)-" разрядный сдвигающий регистр, причем выходы блока и-разрядной памяти соединены с и.входами параллельной записи информации (и+1)- разрядного сдвигающего регистра, сдвигающий вход которого соединен с выходом генератора так товых импульсов, выход двоичного счетчика соединен с входом формирователя одиночного импульса, выход которого соединен с входом адресного блока. и управляющим входом записи (и+1)- разрядного сдвигающего регистра.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 669478,кл. Н 03 K 3/72, 1977.

2. Патент ФРГ У 2455039, хл. H 93 K 3/64, опублик. 1975.

5 9516 щие разряды сдвигающего регистра 6 и, поступая одновременно на вход адресного блока 4, задним фронтом переключает его на новый адрес.

Таким образом, в паузе между двумя импульсами генератора 1 в и разрядов сдвигающего регистра 6 записы» вается кодовая комбинация с выходов блока 3 памяти, и адресный блок 4 формирует адрес новой ячейки 3 памяти, а кодовая комбинация, записанная в этой ячейке, появляется на выходах блока 3 памяти через время, определяемое его быстродействием.

С поступлением следующей серии и импульсов процесс повторяется.

К моменту записи новой кодовой комбинации в сдвигающий регистр 6 на выходах блока 3 памяти устанавливается новая кодовая комбина- >0 ция, записанная в ячейках, адрес которых выбран адресным блоком 4 в предыдущем цикле.

Количество разрядов сдвигающего

)регистра 6 и блока 3 памяти должно 25 быть таким, чтобы при необходимой .: частоте тактового генератора 1 время, в течение которого кодовая комбинация со сд игающего регистра 6 передается на выход устройства, было больше, чем время цикла считывания блока 3 памяти.

В общем случае минимальный период выходных импульсов Т равен

2Тц. где Т - время цикла считывания блоЧ ка памяти;.

Т вЂ” период импульсов тактового г 40 генератора; и - количество разрядов регистра 6 .и блока 3 памяти.

Таким образом, для получения необходимого быстродействия; т.е. минимального периода выходных импульсов, при использовании блока 3 памяти с любым быстродействием количество разрядов блока 3 памяти и сдвигающего регистра 6 и период импульсов генератора 1 равны

50 и

2Т

Таых

Т&ых

Т г 2

При п=3 и .более быстродействие устройства превышает быстродействие блока 3 памяти.

Так как быстродействие блоков памяти за счет сложности внутренней

951668

Составитель Ю. Тюпич

Техред А. Ач Корректор Ю. Макаренко

Редактор Л. Веселовская

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 5971/73 Тираж 959 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и QTKpblTHH

113035, Москва, N-35, Раушская наб., д. 4/5