Конвейерно-циклический временной интерполятор

Конвейерно-циклический временной интерполятор

Иллюстрации

Показать все

Реферат

 

Союз Советскик

Социвпистическии

Респттбпик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 951691 (61) Дополнительное к авт, свнд-ву (22)Заявлено 2$.12.80 (21) 3226810/18-21 с присоединением заявки J% (23) Приоритет (51)M. Кл.

Н 03 К 13/00

1Ъеуйаретеанный комитет

СССР по долам нзабретений и отерытнй (») УДК 621.317 (088.8) .

Опубликовано 15.08.82. Бюллетень Фа 3В

Дата опубликования описания 17.08.82 т

R т

1 (72) Авторы изобретения

В.Г. Деменков и В.С. Нестеренко (71) Заявитель (54). КОНВЕЙЕРНО-ЦИКЛИ4ЕСКИИ ВРЕМЕННОЙ

ИНТЕРПОЛЯТОР

Изобретение относится к измерительной технике, а именно к измерительным устройствам ядерного приборостроения, и предназначено для повышения точности измерения временных интервалов.

5 Уменьшение ширины канала при заданной опорной серии в пределах ее периода обеспечивается применением ин" терполяционных методов. В качестве интерполяторов, как правило, используют различные комбинации линий за" держки и схем совпадений, к параметрам которых предъявляются повышенные требования (однородность и согласованность линий задержки, чувствитель" ность схем совпадений, стабильность их разрешающего времени и т.д. ), чтобы обеспечить равномерность ширины канала, т.е. дифференциальную линей- щ ность, как между каналами в пределах одного периода опорной серии, так и между группами каналов в пределах последующих периодов опорной серии (1).

Недостатком таких интерполяторов является сложность изменения ширины временных интервалов, так,как она за- дается либо длиной линии задержки, либо разницей между двумя линиями задержки, Наиболее близким по технической сущности к предложенному устройству является конвейерно-циклический преобразователь временного интервала в цифровой код, служащий для непосредственного кодирования временного интервала, который содержит компаратор, состоящий из блока временного интервала и блока временной селекции, преобразователя временных интервалов, трех логических элементов задержки, двух логических элементов ИЛИ, адрес» ного счетчика и счетчика циклов (2).

Данный преобразователь можно использовать непосредственно для интерполяции в пределах периода опорной серии только в том случае, если задержка в блоке опорного временного

951691 интервала равна периоду опорной серии. Это условие, как и в случае по" строения интерполяторов на основе линий задержки и схем совпадений, является существенным недостатком, исключающим возможность .обеспечить эквидистантную интерполяцию и однозрачность кодирования временного интерва" ла, заключенного между входным сигналом и последующим импульсом опорной 1О серии, при изменении частоты последней. Эквидистантная интерполяция и однозначность кодирования являются необходимым условием достижения хорошей равномерности ширины канала, т.е. дифференциальной линейности в

1пределах периода опорной серии.

Цель изобретения - расширение функциональных возможностей устройства, а именно обеспечение эквидистантной интерполяции и однозначности кодирования временного интервала, заключенного между входным сигналом и последующим импульсом опорной серии, при перестройке частоты последней °

Поставленная цель достигается тем, что в конвейерно-циклический временной интерполятор, содержащий два элемента ИЛИ, преобразователь временного интервала, временной компаратор, счет-ЗО чик циклов и адресный счетчик, дополнительно введены преобразователь временного интервала, два триггера, три элемента ИЛИ и тринадцать элементов И, причем выход первого элемента И соединен с первым входом первого основного элемента ИЛИ, второй и третий входы которого связаны соответственно с .выходом второго и третьего элемен,тов И, а выход первого основного эле- 4О мента ИЛИ соединен с первым входом основного преобразователя временного интервала, первый выход которого подключен к первому входу четвертого элемента И, выход которого соединен с первым входом второго основного элемента ИЛИ, второй вход которого связан с выходом пятого элемента И, а выход второго основного элемента ИЛИ соединен с первым входом дополнитель- 5О ного преобразователя временного интервала, первый выход которого подключен к первым входам второго и пятого элементов И, при этом выход шестого элемента И соединен с первым входом $5 первого дополнительного элемента ИЛИ, второй и третий входы которого связаны соответственно с выходами седьмого и восьмого элементов И, а выход первого дополнительного элемента ИЛИ соединен с вторым входом основного преобразователя временного интервала, второй выход которого подключен к первому установочному входу первого триггера и к первым входам девятого и десятого элементов И, выход последнего соединен с первым входом второго дополнительного элемента ИЛИ, второй вход которого связан с выходом одиннацатого элемента И, а выход второго дополнительного элемента.ИЛИ соединен с вторым входом дополнительного преобразователя временного интервала, второй выход которого подключен к первым входам седьмого и двенадцатого элементов И, выход последнего соединен с первым входом третьего дополнительного элемента ИЛИ, второй вход которого связан с выходом девятого элемента И, а выход третьего дополнительного элемента ИЛИ соединен с первым входом временного компаратора, второй вход которого соединен с первым выходом первого триггера, а третий вход компаратора подключен к первому входу шестого элемента И, причем первый выход компаратора соединен с первым входом третьего элемента И, второй выход компаратора соединен с входом счетчика циклов и с первыми входами восьмого и одиннадцатого элементов И, а третий выход компаратора связан с входом адресного счетчика и счетным входом второго триггера, первый выход которого соединен с вторыми входами второго, пятого, седьмого, девятого и одиннадцатого элементов И, а второй выход второго триггера соединен с вторыми входами третьего, четвертого, восьмого, десятого и двенадцатого элементов И, выход счетчика циклов подключен к установочному входу второго триггера и к второму установочному входу первого триггера, второй выход которого соединен с первыщ и вторым входом соответственно первого и шестого элементов И.

Такое схемное решение позволяет обеспечить эквидистантную интерполяцию и однозначность кодирования временного интервала, заключенного между входным сигналом и последующим импульсом опорной серии, при перестройке частоты последней, так как величина временного интервала находится

Первый триггер 14 служит для управления входами временного интерполятора (элементы И 1, 10 и 24 ). Со" ,стояние триггера, показанное на чер" теже, блокирует элементы И 24 и обеспечивает поступление сигналов "Вход" и "Серия" соответственно через логические элементы И 1 и 10 на входы ПВИ 5. Сигнал, поступивший по уст ановочному входу три г гера, соединенному с вторым выходом ПВИ 5, опрокидывает триггер 14, блокируя тем самым элементы И и 10, и обеспечива5 951 путем сравнения во временном компараторе удвоенного временного интервала

2t с периодом опорной серии То длительность которого может изменяться в зависимости от требуемой точности или параметров используемого генератора опорной серии. В результате сравнения получают разницу (2t-Т ), которая опять удваивается и снова сравнивается с Т „., В процессе сравнения в каждом цикле интерполяции определяется знак разницы (2t-b )), который является кодом Грея и однозначно определяет величину временного интервала.

Удвоение временного интервала осуществляется двумя преобразователями временных интервалов с коэффициентом преобразования, равным двум, причем если один осуществляет привязку временного интервала к началу периода опорной серии, то другой преобразователь удваивает его, и наоборот. В процессе интерполяции преобразователи могут обмениввт;ься этими функциями.

На чертеже представлена блок-схема 5 конвейерно-циклического временного интерполятора.

Кон вейе рно- ци кли ческий временной интерполятор содержит первый эле"

3О мент И 1, первый основной элемент ИЛИ 2,. второй элемент И 3, третий элемент И ",, основной преобразователь временного интервала 5, четвертый элемент И 6, второй основной элемент ИЛИ 7, пятый элемент И 8, дополнительный преобЭ5 разователь временного интервала 9, шестой элемент И 10, пеовый дополнительный элемент ИЛИ 11, седьмой элемент И 12, восьмой элемент И 13, пер о вый триггер 1.4, девятый элемент И 15, десятый элемент И 16, второй дополнительный элемент ИЛИ 17, одиннадцатый элемент И 18, двенадцатый элемент И 19, третий-дополнительный элемент ИЛИ 20, счетчик циклов 21, адресный счетчик 2z, А5 второй триггер 23, тринадцатый элемент И 24, блок временной селекции 25, временный компаратор 26, который состоит из элемента 24 и блока 25.

Преобразователь временного интервала (ПВИ ) 5, 9 удваивает временной интервал, заключенный между сигналами, поступившими на его входы, Положение второго выходного сигнала ПВИ соответствует концу удвоенного вре" менного интервала, а положение перво" го выходного сигнала ПВИ соответствует концу входного временного интер"

691 6 вала. Сигналы на выходе ПВИ появляются в случ ае, если си гн ал по пе рвому входу ПВИ опережает сигнал по второму входу ПВИ;

Элементы И 3, 4 и ИЛИ 2 служат для отбора одного сигнала на первый вход

ПВИ 5 из двух поступивших сигналов: сигнала с первого выхода ПВИ 9 и сигнала с первого выхода блока времен" ной селекции (БВС) 25. Аналогично логические элементы И 6 и 8, ИЛИ 7 осуществляют отбор одного сигнала на первый вход другого ПВИ 9 из двух сигналов: сигнала с первого выхода ПВИ 5 и сигнала с первого выхода

БВС 25. Элементы И 12 и 13, ИЛИ 11 отбирают один сигнал на второй вход

ПВИ 5 из двух поступивших сигналов: сигнала с второго выхода ПВИ 9 и сигнала с второго выхода БВС 25. Аналогично элементы И 16 и 18 и ИЛИ 17 служат для отбора одного сигнала на второй вход ПВИ 9 из двух поступивших сигналов: сигнала с второго выхо" да ПВИ 5 и сигнала с второго выхода 6ВС 25. Выбор одного из сигналов на каждом входе каждого ПВИ определяется состоянием второго триггера 23.

Кроме того, состояйие второго триг" гера 23 и совокупность элементов И и 19 и ИЛИ 20 определяют порядок по ступления сигналов с второго выхода обоих ПВИ 5 и 9 на один из входов БВС 25, на другой вход которого с элементов И 24 поступают импульсы опорной серии. Если второй триггер находится в состоянии, указанном на чертеже, то на первый и второй входы ПВИ 5 сигналы поступают соответственно с первого и второго выходов

БВС 25, на входы другого ПВИ 9 сигналы поступают с первого и второго выходов ПВИ 5, а на вход БВС 25 поступают. сигналы с второго выхода ПВИ 9.

951691 ет поступление импульсов серии через элемент И 24 на другой вход БВС 25.

БВС 25 определяет временную последовательность поступления сигналов по его входам, причем на выходе, соединенном с входами элементов И 4 и 8, всегда появляется первый из поступивших на вход БВС 25 сигналов. На, выходе БВС 25, соединенном с входами элементов И 13 и 18 и счетчика цик« о лов 21, всегда появляется второй из .поступивших на вход БВС 25 сигналов.

БВС 25 не меняет временных соотношений между сигналами, поступившими на его входы, а только коммутирует их по выходам в зависимости от порядка их поступления. На выходе БВС 25, который соединен с адресным счетчиком 22 и счетным входом второго триггера 23, сигнал .появляется только в случае, если сигнал на выходе БВС 25, который соединен с выходом элемен" та И 24, опережает сигнал, поступивший на вход БВС 25, соединенный с элементом ИЛИ 20. Если временная последовательность входных сигналов обратная, т.е. сигнал, поступивший на вход БВС 25, соединенный с элементом ИЛИ 20, опережает сигнал, поступивший по другому входу БВС 25, со- Зо единенному с элементом И 24, то сигнал на третьем выходе БВС 25, который соединен с адресным счетчиком 22 и счетным входом триггера 23, отсутствует. Счетчик циклов 21 задает чис- зь ло циклов интерполяций, которое постоянно при заданной точности интер,поляции. 3а один цикл интерполяции осуществляется с точностью до полови.ны периода опорной серии, За два о цикла интерполяции осуществляется с точностью до четверти периода, а за три цикла - с точностью до одной восьмой периода опорной серии и т.д.

Адресный счетчик 22 регистрирует код каждого цикла интерполяции.

Временной интерполятор работает следующим образом.

Измеряемый временной интервал t„ заключенный между входным сигналом, поступившим с выхода элементов И 1 и ИЛИ 2, и последующим импульсом опорной серии, поступившим с выхода элементов И 10 и ИЛИ 11, удваивается

ПВИ 5. Сигнал с первого выхода ПВИ 5„ > соответствующий концу измеряемого вре" менного интервала, через элемент И 6 и ИЛИ 7 поступает на первый вход другого ПВИ 9. Сигнал с второго выхода ПВИ 5, соответствующий концу удвоенного временного интервала, через элементы И 16 и И 17 поступает на второй вход другого ПВИ 9. Этот же сигнал поступает на один из установочный входов первого триггера 14 и опрокидывает его, обеспечивая тем самым поступление импульсов. серии на вход БВС 25 и блокировку элементов И 1 и 10, Сигнал, поступивший с второго выхода ПВИ 5 на вход элемента И 15, не проходит через него, так как уровень с второго триггера 23 блокирует элемент И 15. Временной интервал t, заключенный между выходными сигналами ПВИ 5, равен входному измеряемому временному интервалу, I т,е. t = t и начало этого временного интервала t четко привязано к последующему импульсу опорной серии. Временной интервал t удваивается в

ПВИ 9, и сигнал с второго выхода

ПВИ 9, соответствующий концу удвоенного временного интервала ?t поступаI ет через элементы И 19 и ИЛИ 20 на временной компаратор, который сравнивает длительность удвоенного временI ного интервала 2t с длительностью периода опорной серии T

Если 2t ? Тр> то на первом выходе БВС 25 первым появляется импульс серии, а на втором выходе БВС 25 вторым появляется сигнал конца удвоенно/ го временного интервала 2t . В этом случае на третьем выходе БВС 25 появляется сигнал, который поступает на вход адресного счетчика 22 и счетный вход второго триггера 23 и изменяет

его состояние, Сигнал с первого выхода БВС 25 через элементы И 4 и ИЛИ 2 поступает на первый вход ПВИ 5, на второй вход которого через элементы И 12 и ИЛИ 11 поступает сигнал конI фа удвоенного временного интервала

2t с второго выхода ПВИ 9. Этот сигнал на первый вход ПВИ 9 не воздействует, так как элемент И 6 блокирован уровнем второго триггера 23. Второй сигнал с второго выхода БВС 25 на

ПВИ 5 не воздействует„ так как элемент И 13 блокирован уровнем с второго триггера 23, а ПВИ 9 не реагирует на этот сигнал, так как ранее не поступил сигнал по первому входу ПВИ 9.

Сигнал с второго выхода БВС 25, поступивший на вход счетчика циклов 21, шиксирует окончание первого цикла ин95169 терполяции. Временной интервал на входе ПВИ 5 равен (2t -Т ), и начало этого временного интервала привязано к импульсу серии . ПВИ 5 удваивает этот временный интервал, .и сигнал с второго выхода ПВИ 5, соответствующий концу удвоенного временного интервала .

2(2t -Тр), через элементы.И 15 и

ИЛИ 20 поступает на временной компаратор 2б, который сравнивает длитель- 0 ность удвоенного временного интервала 2(2t -Тр) с очередным периодом опорной серии То.

Если 2(2t -Т ) с Т, то на первом выходе БВС 25 первым появляется сиг15 нал конца временного интервала

2(2t -То), а на втором выходе БВС 25 вторым появляется импульс серии. В этом случае на третьем выходе БВС 25 сигнал отсутствует, и второй триггер 23 остается в том же состоянии, как после первого цикла интерполяции. Сигнал с первого выхода БВС 25 на первый вход ПВИ 9 не поступает, так как элемент И 4 блокирован уровнем с второго триггера -23, а через элементы И 8 и ИЛИ 7 он проходит на первый вход

ПВИ 5, на второй вход которого через элементы И 18 и ИЛИ 17 поступает сиг нал с второго выхода EBC 25. Этот же З0 сигнал, поступивший на вход счетчика циклов 21, фиксирует окончание второго цикла интерполяции.

Таким образом, длительность временного интервала, заключенного между

35 входными сигналами ПВИ 9., равна

2(2t -To)-Тц и удваивается с помощью

ПВИ 9, т.е. равна 2(2(2й -Т,)-Т ).

Временной интервал С:, заключенный

40 между выходными сигналами ПВИ 9, равен входному временному интервалу, т,е, С = 2(2(2 -Т, ) -То j,è начало этого временного интервала Г четко привязано к очередному импульсу серии .

Си гнал, соответствующий началу временного интервала Ч, с первого выхода ПВИ 9 через элементы И 3 и ИЛИ 2 поступает на первый вход ПВИ 5, на второй вход которого через элементы И 12 и ИЛИ 11 поступает сигнал с

50 второго выхода ПВИ 9. Сигнал с второго выхода ПВИ 9 на вход временного компаратора не поступает, так как элемент И 19 блокирован уровнем с второго триггера 23. О этом случае ПВИ 9

55 выполняет Функцию перевода временного интервала, заключенного между входными сигналами ПВИ 9, в очередной пе1 10 риод опорнои серии и привязки его к импульсу начала этого периода, Временной интервал = 2I 2 (2 t -То) -Т ) удваивается. ПВИ 5, и сигнал с второ» го.выхода ПВИ 5, соответствующий удво" енному временному интервалу PC=2(2(2t—

-То),-То), через элементы И 15,и

ИЛИ 20 поступает на временной компаратор 2б, который сравнивает длительность удвоенного временного интервала 2с=21 2(2й -То) -То)с длительностью опорной серии То.

Если 2т,- То, то на первом выходе БОС 25 первым появляется импульс серии, а на втором выходе БВС 25 вторым появляется сигнал конца удвоенного временного интервала 21-. В этом случае на третьем выходе БВС 25 появляется сигнал, который поступает на вход адресного счетчика 22 и счет- ный вход второго триггера и изменяет его состояние. Сигнал с первого выхода БВС 25 через элементы И 8 и ИЛИ 7 поступает на первый вход ПВИ 9, на второй вход которого через элементы И lб и ИЛИ 17 поступает сигнал конца удвоенного временного интервала 2 1. с второго выхода ПВИ 5. Этот си гнал на первый вход ПВИ 5 не воздей ствует, так как элемент И 3 блокиро" ван уровнем второго триггера 23. Второй сигнал с второго выхода БВС 25 на ПВИ 9 не воздействует, так как элемент И 18 блокирован уровнем с второго триггера 23, а ПВИ 5 не реа" гирует на этот сигнал, так как ранее не поступил сигнал по первому входу ПВИ 5. Сигнал с второго выхода БВС 25, поступивший на вход счет" чика циклов 21, фиксирует окончание третьего цикла интерполяции. Временной интервал на входе ПВИ 9 равен

T ) = t.2(2t То) То.1-Tî, и начало этого временного интервала привязано к импульсу серии . ПВИ 9 удваивает этот временной интервал,и сиг" нал с второго выхода ПВИ 9, соответствующий концу удвоенного временного интервала 2(2 -То), через элементы И 19 и ИЛИ 20 поступает на времен ной компаратор, который сравнивает длительность удвоенного временного интервала 2(2Т;-То ) с очередным ne" риодом опорной серии То.

Так как 2(2с-То) с То, то на первом выходе БВС 25 первым появляется сигнал конца временного интервала

2(2t-То ), а на втором выходе БВС 25

1691

В первом цикле интерполяции один

ПВИ 5, осуществляя-удвоение поступив- шего временного -интервала, выполняет функцию перевода его в очередной период опорной серии и четкой привязки поступившего временного интервала к импульсу начала этого периода опорной серии, а другой ПВИ 9, осуществляя удвоение привязанного поступившего временного интервала, выдает его на сравнение с периодом опорной серии Т„ во временном компараторе, Если в результате сравнения оказывается, что удвоенный временной интервал больше периода опорной серии

Т©, то следующий цикл интерполяции идет сразу путем удвоения в ПВИ 5 разницы удвоенного временного интервала и периода опорной серии То и выдаЧи этой удвоенной разницы опять на сравнение с последующим периодом опор ной серии Т во временном компарато ре и т.д.

Если в результате сравнения оказывается, что удвоенный временной интервал меньше периода опорной серии Т,, то следующий цикл интерполяции осуществляется аналогично первому циклу интерполяции и т.д.

Так как временной компЖ атор 26 состоит из элемента И 24 и БВС 25 и осуществляет сравнение удвоенных вроменных интервалов с ПВИ 5 и 9 с периодом опорной серии То и БВС 25 не меняет временных соотношений между поступившими на вход БВС 25 сигналами, а только коммутирует их на соответствующие выходы БВС 25 в зависимости от порядка их поступления, то на входы

ПВИ 5 и 9 йоступают временные интер" валы, равные модулю разницы / 21-Òo;/, Формула изобретения

Конвейерно-циклический временной интерполятор, содержащий два логических элемента ИЛИ, преобразователь временного интервала, временной ком35 паратор, счетчик циклов и адресный счетчик, отличающийся тем, что, с целью расширения Функциональных возможностей устройства, в него

40 дополнительно введены преобразователь временного интервала, три эле-. мента ИЛИ, два х рип ер и тринадцать элементов И, выход первого из которых соединен с первым входом первого основного элемента ИЛИ, второй и тре4S тий входы которого связаны соответственно с выходом второго и третьего элементов И, а выход первого основного элемента ИЛИ соединен с первым входом основного преобразователя временного интервала, первый выход которого подключен к первому входу четвертого элемента И, выход которого соединен с первым входом второго основного элемента ИЛИ, второй вход которого связан с выходом пятого элемента И, а выход второго основного элемента ИЛИ соединен с первым входом дополнительного преобразователя вре11 95 вторым появляется импульс серии. В этом случае на третьем выходе БВС 25 сиямвл отсутствует, и второй триггер 23 остается в том же состоянии, что и после предыдущего цикла интерполяции . Сигнал с первого выхода

БВС 25 на первый вход ПВИ 9 не посту" пает, так как элемент И 8 блокирован уровнем с второго триггера 23, а че" рез элементы И 4 и ИЛИ 2 он проходит на первый вход ПВИ 5, на второй вход которого через элементы И 13 и ИЛИ 11 поступает сигнал с второго выхода

БВС 25. Этот же сигнал, поступивший на вход счетчика циклов 21, фиксирует окончание четвертого цикла интер" поляции и т.д.

<о

О

S а информация о величине удвоенного временного интервала представляется в коде Грея.

Использование во временном компараторе в качестве опорного временного интервала периода опорной се рии, аналогичного преобразователя временного интервала с коэффициентом преобразования, равным двум, двух триггеров, трех логическим элементов ИЛИ и тринадцати логических элементов И, а также новых связей между узлами выгодно отличает предлагаемый конвейерно-циклический временной интерполятор от известного устройства, так как обеспечивается зквидистант" ная интерполяция и однозначность кодирования временного интервала, заключенного между входным сигналом и последующим импульсом опорной серии, при перестройке частоты последней, что расширяет функциональные возможности устройства. Вместе с тем достигается уменьшение общего времени преобразования, что позволяет более эффективно использовать оборудование в различных ядернофизических экспериментах.

13 9516 менного интервала, первый выход которого подключен к первым входам втс рого и пятого элементов И, при этом выход шестого элемента И соединен с первым входом первого дополнительного элемента ИЛИ, второй и третий входы которого связаны соответственно с выходами седьмого и восьмого элементов И, а выход первого дополнительноФ 1О о элемента ИЛИ соедйнен с вторым ходом основного преобразователя вре

I менного интервала, второй выход которого подключен к первому устано» вочному входу первого триггера и к

15 первым входам девятого и деоятого элементов l), выход последнего соединен с первым входом второго дополни тельного элемента ИЛИ, второй вход которого связан с выходом одиннадцатого элемента И, а выход второго дополнительного элемента ИЛИ соединен с вторым входом дополнительного преобразователя временного интервала, второй выход которого подключен к первым входам седьмого и двенадцатого эле25 ментов И, выход последнего соединен с первым входом третьего дополнительного элемента ИЛИ, второй вход которого связан с выходом девятого эле" мента И, а выход третьего дополни" тельного элемента ИЛИ соединен с первым входом временного компаратора, второй вход которого соединен с пер91 14 вым входом первого триггера, в тре" тий вход компаратора подключен к первому входу шестого элемента И, причем первый выход компаратора соединен с первым входом третьего элемента И, второй выход компаратора соединен с входом счетчика циклов. и с первыми входами восьмого и одиннадцатого эле ментов И, а третий выход компаратора связан с входом адресного счетчика и счетным входом второго триггера, первый выход которого соединен с вторыми входами второго, пятого, седьмого, девятого и одиннадцатого элементов И, а второй выход второго тригге" ра соединен с вторыми входами третьего, четвертого, восьмого, десятого и двенадцатого элементов,И, выход счетчика циклов подключен к установочному входу второго триггера и к вто« . рому установочному входу первого триггера, второй выход которого соединен с первым и вторым входом соответственно первого и шестого элементов И.

Источники информации, принятые во внимание при экспертизе

1. Электронные методы ядерной физики. Под ред. проф. Л.А, Иаталина, Атомиздат, 1973, с. 263.

2. Авторское свидетельство СССР 736370, кл. H 03 K 13/00, 1980.

951691

Корректор Н, Король

Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, Составитель В. Иуляр

Редактор Л. Веселовская Техред К.Мыцьо

Заказ 5973/75 Тираж 959

ВНИИПИ Государственного комитета СССР по делам изобретений .и открытий

11 0 5д Москва Ж"35д Раушская наб. д. ч/5