Способ преобразования среднего значения сигнала в код

Способ преобразования среднего значения сигнала в код

Иллюстрации

Показать все

Реферат

 

Союз Советскик

Социалистическив

Республик

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (ii> 951696 (61) Дополнительное к авт. свнд-ву (22)Заявлено 16.05.80 (21) 2926232/18-21 с присоединением заявки № (23) Приоритет (51) М. Кл .

Н 03 К 13/20

9кударстввнный комитет

СССР но делам изобретений и открытий (53) УДК 681 ° 325. (088.8)Опубликовано 15.08.82. Бюллетень № 30

Дата опубликования описания 17. 08. 82 (72) Авторы изобретения

Ю.А. Пасынков и А.А. Чайка

° 7

Новосибирский электротехнический институт=— (71) Заявитель (54) СПОСОБ ПРЕОБРАЗОВАНИЯ СРЕДНЕГО ЗНАЧЕНИЯ

СИГНАЛА В КОД

Изобретение относится к технике преобразования аналоговых величин в цифровые и используется в высокоточных аналого-цифровых преобразователях, цифровых приборах и системах.

Известен способ преобразования среднего значения сигнала в код с промежуточным преобразованием сигнала в интервал времени, основанный íà поочередном (разновременном) сравнении интегралов (площадей) от преобразуемого и компенсирующего постоянного эталонного сигналов (1 ).

Недостатком данного способа является отсутствие возможности повышения точности преобразования ввиду по" грешности от неидеальности интегратора.

Известен способ преобразования среднего значения сигнала в код, при ро котором одновременно и совместно интегрируют преобразуемый и компенсирующий линейно изменяющийся сигналы за интервал времени от начала действия 1 компенсирующего сигнала до момента равенства интегралов от указанных сигналов и кодируют указанный интервал времени P2 j.

Недостатком известного способа является низкая точность преобразования вследствие существенного влияния погрешности сравнения, обусловленная шумами, воздействующими на операцию сравнения.

Цель изобретения - уменьшение от" носительной погрешности преобразования при одновременном повы оении чув" ствительности.

Указанная цель достигается тем, что согласно способу преобразования среднего значения сигнала в код, пои котором одновоеменно и совместно интегрируют преобразуемый сигнал и ком" пенсирующий линейно изменяющийся сигнал, полярность которого противоположна полярности преобразуемого сигнала, выделяют интервал времени от начала действия компенсирующего сигнала до

9516 момента равенства нулю сигнала, являющегося результатом интегрирования, и поеобоаэчют полученный интервал воемени в код, к укаэанным сигналам добавляют вспомогательный сигнал, полярность которого выбирают противоположной полярности компенсирующего сигнала, а после преобразования интервала времени в код из результирующего кода вычитают код, пропорциональный значению вспомогательного сигнала, На фиг. 1 представлен вариант структурной схемы устройства, реализующего способ; на фиг. 2 - временные диаграммы, поясняющие способ.

Устройство содержит вход 1 преобразуемого сигнала, источник 2 вспомогательного сигнала, интегратор 3, генератор 4 компенсирующего эталонного линейно изменяющегося сигйала, источник 5 порогового сигнала, сравнивающее устройство 6, генератор 7 импульсов образцовой частоты, шину 8

"Пуск", шину 9 "Режим", регистр 10 памяти, блок 11 управления, счетчик 12, выходы 13 счетчика, Преобразователь среднего значения сигнала.в код (Фиг. 1) содержит источник вспомогательного сигнала 2, выход которого соединен с первым входом интегратора 3. Второй вход интег" ратора 3 является входом 1 преобразуемого сигнала 0 . К третьему входу интегратора 3 подключен вь ход генеоаэз тооа 4 компенсиомошего эталонного линейно изменяющегося сигнала, управляющий вход которого соединен с выходом сравнивающего устройства 6, ео входы которого соединены с источником 5 порогового сигнала и выходом интегратора 3. Выход сравнивающего устройства 6 подключен, кроме того, к первому входу блока 11 управления, 45 второй и третий входы которого являются входами управляющих сигналов

"Пуск" и "Режим" устройства, а четвертый и пятый входы блока управления соединены соответственно с выходом генератора 7 импульсов образцовой час- о тоты и выходом переполнения счетчи" ка 12, Первый выход блока управления 11 соединен с входом записи (Ч) регист" ра 10 памяти, информационные входы с4 которого являются входами устройства для записи кода, пропорционального значению вспомогательного сигнала, и могут быть соединены с выходами 13

96 4 счетчика 12, которые являютcR выхода- ми устройства. Входы Ъ (предварительная установка), С + (суммирование импульсов), С - (вычитание импульсов), (установка в "0") счетчика 12 соединены с соответствующими выходами блока управления 11. Информационные входы d счетчика 12 соединены с выходами регистра 10 памяти.

Способ преобразования среднего значения сигнала в код осуществляется следующим образом.

Аналоговая часть устройства,включающая источник 2, интегратор 3, генератор 4, источник 5 и сравнивающее устройство 6 работает в асинхронном режиме непрерывно. В исходном состоянии выходной сигнал интегратора 3 (3 и равен пороговому сигналу 0 p (фи г. 2, г) а выходной сигнал генератора 4 U < (фиг. 2,в ) равен нулю. На первый и второй входы интегратора поданы вспомогательный 0 (фиг. 2,б) и преобразуемый Ц ((фиг. 2,а ) сигналы.

Величина вспомогательного сигнала выбирается из условия отсутствия нелинейных искажений на выходе интегратора при интегрировании суммы максимального входного и вспомогательного сигналов.

В момент времени о начинает развертываться во времени 0<, и интегратор 3 одновременно интегрирует преобразуемый Ug, вспомогательный U g и компенсирующий 0< сигналы ° Выходной сигнал интегратора, изменяясь по параболическому закону, в момент времени 1 становится равным пороговому сигналу 0„(фиг. 2,д ). Выходным сигналом сравнивающего устройства 6 генератор 4 устанавливается в исходное состояние и вновь запускается. Далее процесс повторяется аналогичным образом. Интервал времени между двумя моментами срабатывания сравнивающего устройства 6 (й, t<) фиксируется и кодируется с йомощью блока управления 11, счетчика 12 и генератора 7 импульсов образцовой частоты.

Работа цифровой части устройства, включающей блок 11 управления, счетчик 12, генератор 7 и регистр 10, зависит от способа получения цифрового эквивалента значения вспомогательного сигнала Up. Этим же, в частности, определяется и внутренняя структура блока 11 управления.

951696

При известном коде Я пропорциональном вспомогательному сигналу Ug цифровая часть устройства работает

Ъ следующим образом.

Kop N записывается в регистр 10 5 памяти извне по входам Й и хранится в регистре постоянно. По сигналу

"Пуск", поступающему в блок управле.I ния 11 по шине 8, код и переписыва l0 ется в счетчик 12 по входам с1 и 34 .

С приходом первого после пуска импульса от сравнивающего устройства 6 блок управления 11 пропускает импульсы от генератора 7 на вычитающий вход Ссчетчика 12. Для положительных значе.{5 ний преобразуемого сигнала U, т.е. когда код Й4 пропорционален сумме U и 0> и, следовательно, Й4 7 N импульс переполнения с выхода Р счетчика 12 воздействует на блок управления 11, который переводит счетчик 12 на суммирование импульсов от генератора 7. По следующему импульсу от сравнивающего устройства 6 блок управления 11 останавливает счетчик 12, 25 с выходов 13 которого снимается код

Й = Й4- 1, пропорциональный значению преобразуемого сигнала 01(.

Для отрицательных значений преобра- Зо эуемого сигнала, т.е. когда Я„< 14 счетчик 12 работает только на вычитание, пока по сигналу от сравнивающего устройства 6 блок управления 11 не прекратит подачу импульсов от ге- 35 нератора 7 на счетчик.

Код Mg, пропорциональный значению вспомогательного сигнала U „может быть получен с помощью этого же 4р устройства. Для этого сигналом на шине 9 изменяют режим работы блока управления 11, а вход 1 отсоединяют от источника преобразуемого сигнала и замыкают на общую шину устройства, т.е. делают U = О. По сигналу "Пуск" счетчик 12 устанавливается в нулевое состояние, и по первому же импульсу с выхода сравнивающего устройства 6 блок управления 11 пропускает импульсы от генератора 7 на суммирующий вход С + счетчика 12. При поступлении следующего импульса от сравнивающего устройства 6 блок управления 11 запрещает счет импульсов, и в счетчике 12 образуется код Ц2, пропорциональный вспомогательному сигналу U g. Далее код N переписывается в регистр 10 памяти.

Математически операция преобразования описывается следующим уравне" нием:

Где U - пороговый сигнал; C {, - постоянные времени инте ри"

И рования преобразуемого (Ц ) и компенсирующего эталонно- го линейно изменяющегося (Ок= Кt) сигналов;

U " действующее значение сигнаШ ла шума; C> - постоянная времени интегрирования . 0 уПри этом относительная погрешность сравнения предлагаемого способа г.с к . ср. т- g Сь 0x & к ь Н. ь!

Следовательно, данный способ позволяет уменьшить во много раз погреш" ность преобразования малых уровней преобразуемого сигнала Ок и повысить чувствительность устройств, реализующих способ.

Формула, связывающая код N4 и преобразуемый Uy и вспомогательный сигналы, имеет вид

+ 2тк,, 2с

4-о1 o Z„K, {.1х+ о К US1 где о - образцовая частота следова-. ния импульсов.

Так как второе слагаемое есть код Й, то

2Л:к

= "1 "2 — о К7 Х или относительно Ц {

«ц =М-(н-н,1= — н

Cg 1{ :"к о " 2 {,к о

Следовательно, преобразуемый сигнал +0 прямо пропорционален коду К .

=И„" и, образованному в конце такта преобразования на выходах 13 счетчика 12.

При этом, если код N, пропорциональный значению вспомогательного сигнала 0в, получают на том же устройстве, уменьшается относительная погрешность преобразованйя, вызванная медленным дрейфом нулевого уровня ин ц „ ) U„J (U, р — — КФ.) Ж=0п, 4

<х, 7 951696 8 тегратора. Из уравнения преобразова- позволяет расширить динамический диа" ния пазон преобразуемого сигнала и преобвазовывать разнополярные сигналы без изменения направления развертки компенсирующе го сигнала, следует, что код К пропорционален в этом случае сумме вспомогательного сигнала и сигнала дрейфа нуля интегратора 0 дР2.ьх, р

"a î = c . K - д где C " постоянная времени интегри- 1

AP рования Одр, Следовательно, код, пропорциональный значению Одр, фиксируется, а во время преобразования Uy вычитается из Й, в котором также присутствует составляющая кода, пропорциональная

Ь11 4 4®« п f z ь - " - С ар

8 Х

1 2$ — — xt @, и, гСх . к,=

+, ы < зо

0 щ "М

В итоге в результирующем коде

" = Й - И отсутствует составляющая, пропорциональная Одр. . Таким образом, предлагаемый способ преобразования среднего значения сигнала в код позволяет уменьшить относительную погрешность преобразо" вания и повысить чувствительность, а следовательно, повысить и точность .преобразования. Кроме того, способ

Формула изобретения

Способ преобразования среднего

1 значения сигнала в код, при котором суммируют и интегрируют преобразуемый сигнал и компенсирующий линейно изменяющийся сигнал, полярность которого противоположна полярности преобразуемого сигнала, выделяют интервал времени от начала действия компенсирующего сигнала до момента равенства нулю сигнала, являющегося .результатом интегрирования, и преобразуют полученный интервал времени в код, о тл и ч а ю шийся тем, что, с целью уменьшения относительной погрешности преобразования и повышения чувствительности, к указанным сигналам добавляют вспомогательный сигнал, полярность которого выбирают противоположной полярности компенсирующего сигнала, а после преобразования интервала времени в код из результирующего кода вычитают код, пропорциональный значению вспомогательного сигнала

Источники информации, принятые во внимание при экспертизе

1. Прянишников В.А. Интегрируюшие цифровые вольтметры постоянного тока.

Л., "Энергия", l976, с. 46-49, 2. Авторское свидетельство СССР

8 652495, кл. 601 и 19/02, 1972 (прототип ).

951696

„Ф ф Ц К / g p Р

ФР2 .5

Ug

Ь

"cy

Фи2. У

Составитель А. Кузнецов

Редактор Л. Веселовская Texgeg K.Мыцьо Корректор А. Дзятко

Заказ 5973/75 Тираж 959 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Ж-35 Раушская наб. g. 4/5 а а а у» и»

Филиал ППП "Патент", г. Ужгород, ул. Проектная, ч