Комбинационный двоичный сумматор

Комбинационный двоичный сумматор

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОП ИСАНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Опубликовано 15.08.82. Бюллетень № 30 (51)М. Кл.

Н 03 К 23/00

G 11 С 11/14

1ееударстииныа комитет

СССР ао делам изобретений н еткрытнй (53) УДК 681.327.. 66 (088. 8 ) Дата опубликования описания 15.08.82 (72) Авторы изобретения

Г. Ф. Нестерук, В. Ф. Нестерук, В. и В. В. Бахтинов (71) Заявитель

Омский политехнический институ (54) KOMEHHAUHOHHblA ДВОИЧНЫЙ СУММАТОР

Изобретение относится к вычислительной технике и может быть использовано при построении устройств переработки дискретной инфсрмации на цилиндрических магнитных доменах (ЦМД).

Uera изобретения — повышение быст20 родействия комбинационного двоичного сумматора.

Поставленная цель достигается тем, что комбинационный двоичный сумматор содержит компрессор и делитель UNll, По основному авт. св. No. 690629 известен комбинационный двоичный сумматор, который содержит в каждом разряде логический элемент И-ИСКЛЮЧАЮЩЕЕ ИЛИ, динамическую ловушку и аннигилятор UNjl, выполненные иэ пермалпоевых аппликаций и расположенные на поверхности магнитоодноосной пленки с

UMg, причем первый вход каждого логического элемента И-ИСКЛЮЧАЮЩЕЕ

ИЛИ, кроме первого, соединен с первым выходом предыдущего логического И-ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые вход и выход каждого логического элемента И-ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом и входом соответствующей динамической ловушки, а третий выход каждого логического элемента И-ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с аннигилятором

ЦМД 1).

Недостатком известного сумматора является сравнительно низкое быстродейст5 вие при сложении массивов чисел вследствие непроизводительных затрат времени на ввод результата предыдущего суммирования в сумматор, которое при сложении

1и и-разрядных чисел в лучшем случае составляет vol (тт + 5 ) тактов (такт - время, необходимое для одного оборота вектора Ау вращающегося в плоскости доменосодержащего слоя магнитного поля), а также ограниченные функциональные возможности из-за отсутствия запоминающих элементов для хранения результа« та операции. вход которого соединен с первым выхоАоМ первого логического элемента И-ИСКЛЮЧАЮ1Ц,ЕЕ ИЛИ, первый выход — с выходом сумматора, а второй выход - с входом компрессора LIMtl, выход которого соединен с первым входом последнего логического элемента И-ИСКЛЮЧАЮЩЕЕ

ИЛИ.

На чертеже изображена принципиальная схема сумматора. 10

Предложенный сумматор содержит магнитоодноосную пленку 1 с ЦМД, I(, на поверхности которой расположены логические элементы И-ИСКЛЮЧАЮЩЕЕ ИЛИ Ill с двумя входами и тремя выходами, дина-(5 мические ловушки 19 аннигиляторы UMflV, . ( делитель UMll Ч (и компрессор UMll VII.

Цифрами 1, 2, 3, 3; 4, 4 обозначен канал ввода а --го разряда второго операнда и ((+ 1 )-ro разряда первого опервнда в 1 -й разряд сумматора. Бифрами

cc, tc л

1, 2, 3, 4 обозначены канал ввода .(-го разряда первого операнда и канал вывода результата поразрядного суммирования по 1мОО 2 с предыдущего ((-1 )-ro у5 разряда сумматора. Бифрами 2, 3, 3, 4, 5, 6 обозначена динамическая ловушка I×. 11ифрами 5, 6, 7 обозначен канал вывода результата поразрядного суммирования по ((Ы2 1 -го разряда сумма!

1 ct( тора 11ифрами 5 6 обозначен канал вывода лишних" доменов в аннигилятор

UMg Ч. На первом выходе логического

tc элемента в позиции 5 реализуется функция "Неравнозначность, а нв втором и

t((35 третьем в позициях 5 и 6 соответствен(и но — функция И. Позиция 1 является функциональным выходом Неравнозначность младшего логического.элемента ИИСКЛЮЧАЮЩЕЕ ИЛИ и входом делителя

ttc л(((( доменов М 11ифрами 2 -3 -4 обозначен путь растянутого" магнитного домена (РМБ) в делителе UMtl. Позиции

ЪЧ Ф

4 и 5 являются выходами делителя доменов, причем позиция 4 соединена co „ (Ч

ЧЧ 45 входом 2. регистра суммы, а позиция 5 является входом компрессора VII, состоящего иэ взаимосвязанных динамических ( повушек, обозначенных цифрами 5 -6((c

7 -8 . 11ифрами 8 и 9 обозначены позиции соединения выхода каждой из преды50 душих динамических ловушек с входом последующей, причем выход последней динамической ловушки (позиция 9 ) coeAMHeH

tV с входом ствршего,логического элемента

И-ИСКЛЮЧАЮЩЕЕ ИЛИ.

Комбинационный двоичный сумматор работает следующим образом, 10 4

По параллельным входным каналам

Х„;У,,Х „;...;у„.,x„+, -,У„„ „в сумматор поступает первый операнд, с задержкой на один такт по параллельным входным каналам М.(,Хй ..., У;,) „+„i--.,Óè-.(Хп в сумматор поступает второй операнд, причем старший разряд первого опервнда и младший разряд второго операнда поступают соответственно по каналам Х,( и, Через два такта с момента поступления первого операнда на входы сумматора оба слагаемых сводятся разряд к разряду на расстояние, достаточное дпя взаимодействия 11МБ в одноименных разрядах.

В течение первого такта (в результате взаимодействия доменов) на месте пер вого операнда остается результат поразрядного суммирования операндов по у(ос)2, но сдвинутый на один разряд в сторону младших разрядов по отношению к начальному положению второго операнда, от которого к этому времени в динамических ловушках )Ч остаются только переносы в старшие разряды.

В течение второго такта сложения результат первого поразрядного суммирования по %032 взаимодействует с UNEl-переносом на выходах динамических ловушек, образует результат второго суммирования по 1под2, который при этом сдвигается еще на один разряд в сторону младших разрядов по отношению к начальному положению второго операнда, от которого к этому моменту времени остаются переносы в старшие -разряды, образующиеся в результате этого суммирования по

mod 2, и так далее до момента времени, когда в динамических ловушках не останется UMfl-переносов, что говорит об окончании процесса сложения.

Таким образом, через два такта с момента поступления первого операнда в н( сумматор на его выходе в позиции 1 появляется младший разряд суммы, еще через такт — следующий по порядку разряд суммы, а через (1rt+2) такта — старший разряд суммы. По мере появления результат сложения начиная с младшего разряда поступает в делитель VI способный работать в следующих четырех режимах: как элемент задержки на такт (режим накопления результата), как вннигипятор (режим стирания результата), как делитель (режим накопления — вывода результата) и как делитель-аннигипятор (режим вывода резу пьтата).

9517

При работе депитепя в первом режиме разряд суммы, поступивший на его вход, через такт появляется на входе компрессора (позиция 5 ) и одновременно на выходе компрессора (позиция 9 ).

1Ч

При работе во втором режиме разряд суммы уничтожается в позициях 4 де-! и пителя-аннигипятора, охваченных проводниковой петлей.

При работе в третьем режиме разряд суммы дубпируется в позициях 3!", причем дубль выводится в регистр суммы (позиция 4 ), а оригинап через такт с момента поступления в делитель появляртся на выходе компрессора в позиции 9 чнапогично первому иэ рассматриваемых

=лучаев.

В четвертом режиме работы депитепь

Il! дублирует разряд суммы в позициях 3

lI! и уничтожает оригинап в позициях 4 в результате чего производится вывод содержимого разряда в регистр суммы и очишение соответствующего разряда от хранимой в нем информации.

Если депитепь Ч1 работает в режиме накопления ипи накопления - вывода результата, то разряды суммы IIO мере их поступления в поизицию 1 с задержкой

Itf на такт вновь вводятся в сумматор IIo первому входу старшего погического эле- 30 мента И-ИСКЛЮЧАЮЩЕЕ ИЛИ, в резупьтате чего через (и+1) тактов поспе начала процесса суммирования (ипи через такт поспе окончания процесса суммиро. вания) операнд суммы складывается с поступившим к этому времени по параппельным входным каналам У,Х, ...,у„, Х, очередным чиспом массива.

Процесс образования резупьтата спожения и переноса в старший разряд (на цримере 1 -х разрядов операндов), состоит в следующем.

В момент времени, когда U!NUl„соответствующий 1 -у разряду второго онеранда, поступает на вход 1 -го разряда сумматора (позиция 1), IlMLl, соответствуюший 1-му разряду первого операнда, поступает в поиэицию 1 иа Н«апппикации.

11

Отспеживая полюса апппикаций, возникающие под действием вращающегося магнитSO ного поля управпения, вышеупомянутые

IlMjl перемещаются по траекториям 1-2н

3-3 и 1 -2 -3, соответственно и до-!! стигают позиций 4 и 4, иэ которых за счет взаимного отталкивания переходят „, 55 на пошоса 5 динамической ловушки и 5

Н-аппликации соответственно, реализуя тем самым перенос в старший разряд и ноль на выходе т -го разряда сумматора, 1О 6 так как БМБ иэ позиции 5 поступает к аннигилятору доменов V. Гспи в одном иэ двух -х разрядов операндов ИМИ отсутствует, то присутствуюший в т -ом разряде ApyroI o операнда IIMll, не испытывая воздействия, иэ позиции 4

If (ийи 4 ) через четверть такта поступаи ет в позицию 5, откуда через поповину периода появляется на выходе а-ro рази ряда сумматора в позиции 7, реапизуя тем самым единицу на выходе этого разряда. Спучай с двумя нулями в т-х разрядах операндов тривиален и поэтому не рассматривается.

Мпадиий разряд суммы двух первых операндов появпяется на выходе сумматора в позиции 1 через два такта с мо-!! мента поступления перврго операнда на его входы, процесс суммирования занимает И тактов, каждое последуюшее суммирование предыдушего- резупьтата с оче редным оператором составляет (VI 1) тактов, Таким образом, дпя сложения массива из упр -разрядных чисеп потребуется !!(и+1)+1 ) тактов, что превосходит по-! !"!(м+5 ) добный показатепь прототипа в ! и и+1 + раз.

Предложенный сумматор может рабо.тать в следуюших режимах; комбинационный сумматор (депитель БМД функционирует в режиме вывода резупьтата) с быстродействием,равным быстродействию прототипа; как накаппиваюший сумматор (депитель UMg функционирует в режиме эпемента задержки), причем при сложении двух чисел его быстродействие аналогично быстродействию прототипа, при спожении массива чисеп (значитепьно превосходит быстродействие прототипа); как накапливающий сумматор, выводяший все промежуточные суммы, попучаюшиеся при поэлементном служении массива чисел (депитель UMtl функционирует в режиме накопления вывода результата), с быстродействием, аналогичным предыдушему режиму работы.

Форму па изобретения.

Комбинационный двоичный сумматор по авт. св, N 690629, о т л и ч а ю ш и йс я тем, что, с целью повышения быстродействия сумматора, он содержит компрессор и делитель цилиндрических магнитных доменов, вход которого соединен с перВЫМ BbIXOAOM ПЕРВОГО ПОГИчЕСКОГО ЭПЕмента И-ИСКЛЮЧАЮЩЕЕ ИЛИ, первый

0 8

Источники информации, принятые во внимание при экспертибе

7 95171 выход - с выходом сумматора, а второй выход — с входом компрессора цилиндрических магнитных доменов, выход которо4 о соединен с первым входом поспеднего 1. Авторское свидетельство СССР

ИЛИ. логического элемента И-ИСКЛЮЧАЮЩЕЕ s N 690629 Н 03 К 23 0 ,кл. / О,.

G 11 С 11/14, 27.05,77 (прототип).

ВНИИПИ Заказ 5974/76 Тираж 959 Подписное

Филиал ППП "Патент, r. Ужгород, ул..Проектная, 4