Устройство для регистрации,съема и обработки информации с пропорциональных камер

Устройство для регистрации,съема и обработки информации с пропорциональных камер

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ , СЪЕМА И ОБРАБОТКИ ИНФОРМАЦИИ С ПРОПОРЦИОНАЛЬНЫХ КАМЕР, содержащее последовательно включенные камеры, усилители-формирователи, оперативные запоминающие устройства (ОЗУ) с произвольной выборкой, а также блоки управления и считывания, источг ник тактовых сигналов, отличающееся тем. что, с целью повышения быстродействия считывания и расширения функциональных возможностей устройства, введены четыре адресных счетчика с предварительной установкой , мультиплексор информационный, мультиплексор адресный, буферньй регистр, блок выходной логики, блок предварительного отбора событий и схема И, причем выход источника тактовых сигналов подключен к первому входу схемы И, второй вход которой соединен с выходом блока предварительного отбора событий, а также с входами блока управления и блока считывания, выход схемы И соединен с вторым входом блока управления, а соответствующий этому входу выход блока управления соединен с входами четырех адресных счетчиков, установочные и управляющие входы которых соединены с блоком управления, а их выходы - с входами адресного мультиплексора, адресный вход которосл го подключен к соответствующему выходу блока управления, а выход - к адресным входам ОЗУ, выходы ОЗУ соединены с соответствзпощими входами информационных мультиплексоров, управляющие входы которых соединены с со :л блоком управления, а выходы мультиплексоров подключены к первому входу выходной логики и к входу буферного регистра, выход которого соединен с вторым входом выходной логики, а выход выходной логики соединен с блоком считывания, который соединен с командным входом блока управления и адресными входами .информационных мультиплексоров, управляющие входы буферного регистра | и блока выходной логики подключены к соответствующим выходам блока управления.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) 4(51) G 01 Т 5/12

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCHOMV СВИДЕТЕЛЬСТВУ (2 1) 2964287/ 18-25 (22) 24.07.80 (46) 07.01. 85; Бюл. 1 (72) Б.Ж.Залиханов и Шандор Матьяш (BHP) (71) Объединенный институт ядерных исследований (53) 535,232.61(083.8) (56) 1. Колпаков И.Ф. Электронная аппаратура на линии с ЭВМ в физическом эксперименте, М., Атомиздат

1974, с. 58.

2. M. Pernicka, S.Sychkov, Т(1е Advautages of à rotated Multiwire Proportional Ckamber with

special drift — time electronics.

3. Международное совещание по пропорциональным и дрейфовым камерам.

13-11807, Дубна, 1978, с. 105 (прототип). (54), (57) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ, СЪЕМА И ОБРАБОТКИ ИНФОРМАЦИИ

С ПРОПОРЦИОНАЛЬНЫХ КАМЕР, содержащее последовательно включенные камеры, усилители-формирователи, оперативные запоминающие устройства (ОЗУ) с произвольной выборкой, а также блоки управления и считывания, источ.— ник тактовых сигналов, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия считывания и расширения функциональных возможностей устройства, введены четыре адресных счетчика с предварительной установкой, мультиплексор информационный. мультиплексор адресный, буферный регистр, блок выходной логики, блок предварительного отбора событий и схема И, причем выход источника тактовых сигналов подключен к первому входу схемы И, второй вход которой соединен с выходом блока предварительного отбора событий, а также с входами блока управлЕния и блока считывания, выход схемы И соединен с вторым входом блока управления, а соответствующий этому входу выход блока управления соединен с входами четырех адресных счетчиков, установочные и управляющие входы которых соединены с блоком управления, а их выходы — с входами адресного мультиплексора, адресный вход которого подключен к соответствующему выходу блока управления, а выход — к адресным входам ОЗУ, выходы ОЗУ соединены с соответствующими входами информационных мультиплексоров, управлякицие входы которых соединены с блоком управления, а выходы мультиплексоров подключены к первому входу выходной логики и к входу буферного регистра, выход которого соединен с вторым входом выходной логики, а выход выходнои логики соединен с блоком считывания, который соединен с командным входом блока управления и адресными входами,информационных мультиплексоров, управлякицие входы буферного регистра и блока выходной логики подключены к соответствующим выходам блока ,управления.

î51967

Изобретение относится к детекторам элементарных частиц и атомных ядер и может быть использовано в различных областях науки и техники при экспериментальных исследованиях.

Известны устройства для регистрации, схема и обработки информации с пропорциональных камер )1), содержашие усилители-формирователи для усиления сигнала с пропорциональных 10 камер и формирования их до амплиту,ды логического уровня, схемы задержки для совпадений со стробом записи, блоки памяти для запоминания информации и системы считывания, 15 включающие в себя ворота считывания, параллельные сдвиговые регистры, логику поиска, управление считыванием и обработкой, Данные из регистрирующей электроники считываются 20 параллельно-последовательным способом и заносятся в промежуточный регистр. Разряды этого регистра проверяются последовательно на содержание и при обнаружении единицы ко- 25 дируются и передаются в ЭВМ.

Ввиду большого "мертвого" времени системы регистрации и считывания, в слу ае интенсивного и короткого сброса пучка ускорителя, происходит потеря полезной информации и требуется быстрая промежуточная память.

Кроме того, отсутствует возможность получения необходимой информации о временном и пространственном распределении фоновых событий. При использовании этих устройств в установках с большим числом каналов регистрации наряду с проблемой повышения надежности электронной системы необходимо снижение стоимости канала регистрации, Наиболее близким по технической сущности к предложенному является устройство f23, содержащее усилите1ли, оперативные запоминающие устройства с произвольной выборкой, адресный счетчик, выходные ворота, блок считывания и управления, генератор синхроимпульсов. Информация, поступающая с пропорциональных камер, регистрируется в запоминающих устройствах синхронно с импульсами генератора в течение некоторого временного интервала, а затем параллельно считывается и обрабатывается программным путем.

Устройство не позволяет непосредственно указывать адрес ячеек запоминающих устройств, в которых содержится полезная информация. Для ее извлечения необходимо опросить с помощью ЭВМ все адреса запоминающих устройств, что ограничивает быстродействие считывания. Кроме того, иэ-за параллельного способа съема информации это устройство не может быть использовано в системах с большим числом каналов регистрации.

Цель изобретения — повышение быстродействия считывания и расширение функциональных возможностей устройства.

Цель достигается тем, что в устройство, содержащее последовательно включенные камеры, усилители-формирователи, оперативные запоминающие устройства с произвольной выборкой, а также блоки управления и считывания, источник тактовых сигналов, вве.— дены четыре адресных счетчика с предварительной установкой, мультиплексор информационный, мультиплексор адресный, буферный регистр, блок выходной логики, блок предварительного отбора событий и схема И, причем выход источника тактовых сигналов подключен к первому входу схемы И, второй вход которой соединен с выходом блока отбора событий, а также с входами блока управления и блока считывания, выход схемы И соединен с вторым входом блока управления, а соответствующий этому входу выход блока управления соединен с входами четырех адресных счетчиков, установочные и управляющие входы которых соединены с блоком управления, а их выходы — с входами адресного мультиплесора, адресный вход которого подключен к соответствующему выходу блока управления. а выход — к адресным входам оперативных запоминающих устройств; выходы запоминающих устройств соединены с соответствующими входами информационных мультиплексоров, управляющие входы которых соединены с блоком управления, а выходы мультиплексоров подключены к первому входу выходной логики и к выходу буферного регистра, выход которого соединен с вторым входом выходной логики, а выход выходной логики соединен с блоком считывания, который соединен с командным входом блока управления и адресными входами информационных мультиплексоров, 967

3 951 управляющие входы буферного регистра и блока выходной логики подключены к соответствующим выходам блока управления.

На чертеже изображена блок-схема

5 описываемого устройства. Устройство содержит пропорциональные камеры 1, усилители-формирователи 2, оперативные запоминающие устройства 3 с произвольной выборкой (ОЗУ), мультиплексоры 4 информационные, буферный регистр 5, выходную логику 6, мультиплексор 7 адресный, адресные счетчики 8-11, блок 12 управления, логическую схему И 13, блок 14 считы. вания, источник 15 тактовых сигналов, блок 16 отбора событий.

Регистрирующая часть устройства, включающая усилители-формирователи 2, запоминающие устройства 3, муль-20 типлексоры информационные 4, расположенные непосредственно на пропорциональных камерах 1. Буферный регистр 5, выходная логика 6, так же как и адресная логика, включающая в себя элементы 7-13, являются общими для всех пропорциональных камер и расположены на первой камере.

Каждая группа сигнальных электродов, на которые разбиты электроды каждой камеры, соединена по шинам A с соответствующими входами усилителей †формировател 2,выходы которых подключены в том же соответствии к информационным входам запоминающих устройств 3. Ацресные входы запоминаю-5

35 щих устройств 3 соединены общей шиной 3 с выходом адресного мультиплексора 7. Для опроса запоминающих устройств 3 используются мультиплексо40 ры 4, входы которых соединены с соответствующими выходами запоминающих устройств 3. Мультиплексоры 4, расположенные на камерах t, соединены с выходной логикой 6 и буферным ре45 гистром 5 шиной ч, а выход выходной логики 6 подключен к блоку 14 считывания через магистраль В.

Устройство q режиме записи информации работает следующим образом. 50

По сигналам, поступившим по шине С с блока 14 считывания, в соответствии с программой его работы, в блок 12 управления, вырабатываются управляющие сигналы К. Сигналы К -К разре-SS

1 4 шают предварительную установку началь. ных состояний адресных счетчиков

8-11 которые поступают по шинам

С -С 4 от блока 12 управления. По сигналам, поступающим от блока 12 управления по шине Сг адресный мульти плексор 7 переключается на входы, соединенные с выходом разрядов адрес". ного счетчика 8. С поступлением сигнала К импульсы от источника такто7 вых сигналов 15 поступают через логическую схему И 13 на блок управления, а затем на входы адресных счетчиков 8-ff и увеличивают на единицу число, хранящееся в каждом счетчике 8-11. Отметим, что в качестве источника тактовых сигналов 15 могут быть использованы сигналы от тактового генератора или же, в случае работы на ускорителе с банчированной структурой пучка, — сигналы от каждого банча.

Код адреса оперативных запоминающих устройств 3 поступает на их адресные входы с выхода адресного счетчика 8 через адресный мульти— плексор 7 по шине D . Изменение кода адреса запоминающих устройств 3 происходит синхронно с импульсами Й от источника тактовых сигналов 15. Информация, поступающая на входы оперативных запоминающих устройств по шинам А и 4 от пропорциональных камер 1, записывается в тот адрес, который указывает в этот момент адресный счетчик 8.

В момент смены адреса информационные входы запоминающих устройств 3 блокируются сигналами К, поступающими на их управляющи вход от блока 12 управления. В оперативные запоминающие устройства 3 записывается вся информация, которая поступает на их входы и прекращается к поступлением сигнала Т на логическую схему И 13. В этом случае блокируются импульсы от источника тактовых сигналов 15, т.е. прекращается смена адреса.

Сигнал Т вырабатывается блоком

16 отбора событий только в случае регистрации камерами полезного события, определяемого по заданным параметрам. Так как на выработку сигнала Т блоком 16 отбора событий и по. ступления его на логическую схему И 13 требуется некоторое постоян" ное время То, то момент запрета смены адреса запаздывает по отношению к моменту записи информации об отобранном событии в з-. поминающие

951967 устройства 3 на это же время Т . Поэтому в течение этого времени коп апреса> поступающий на запоминающие устройства но шине Q от адресного счетчика 8, может изменяться и раз 5 (.0 — число тактовых импульсов за время T< ) и при наличии на вхо1 де запоминающих устройств 3 информации, она запишется в них. С поступлением сигнала T на блок 12 управления и блок 14 считывания осуществляется переключение адресного мультиплексора 7 на входы, соединенные с выходом разрядов адресного счетчика 9, выдается сигнал k на управляющие входы "Считывание" запоминающими устройствами 3, и начи-нается считывание информации из запоминающих устройств 3. Несмотря на то что в ячейках памяти записана как 20 фоновая; так и полезная информация„ считывается однако только информация об отобранном событии. Адрес яче« ек, в которых она записана, поступает по шине 2 на адресные входы запоминающих устройств 3 через мультиплексор ? с выхода разрядов адресного счетчика 9. Непосредственное поступление на адресные входы запоминающих устройств 3 адреса яче- :0 ек, в которых записана полезная информация, возможно благодаря постоянству времени T поступления сигнала T í" логическую схему И 13, равно о1, где 1 — период источника тактовых сигналов. Как уже отмечалось ранее, за время 1 состояние адресных счетчиков 8-11 изменится g раз. Поэтому, если предварительное начальное состояние адрес- 40 нага счетчика 8 увеличить на П единиц по отношению к предварительному начальному состоянию адресного счетчика 9, то в момент их блокировки адресный счетчик 9 всегда будет показывать адрес ячеек, в которых записана информация об отобранном событии. Необходимая разность в начальных состояниях адресных счетчиков

8 и 9 устанавливается экспериментально перед началом измерений.

Таким образом, использование второго адресного счетчика 9 позволяет беэ каких-либо дополнительных операций и логических блоков выдавать на адресные входы запоминающих устройств 3 требуемый адрес ячеек, информация из которых сразу же считывается, что значительно-повышает быстродействие устройства при считывании информации.

Считывание информации из оперативных запоминающих устройств 3 осуществ. ляется следующим образом.

По сигналам, поступающим от блока 14 считывания по шине С, блок 12 управления вырабатывает необходимые пля считывания управляющие сигналы k.

Сигналы k поступают на мультиплексоры 4, расположенные на выбранной каме ре, информацию от которой мы хотим извлечь. Затем, для опроса запоминающих устройств 3, находящихся на выбранной камере, блок 14 считывания включает по шине C и С-, соединен— ной с адресными входами мультиплексоров 4, первый вход этих мультиплексоров для каждой группы сигнальных электродов камеры. Информация, содержащаяся в ячейках соответствующих данному номеру входа мультиплексоров 4, адрес которых указывает адресный счетчик 9, поступает параллельно от каждой группы через мультиплексоры 4 и выходную логику б, которая по сигналу К пропускает ее по магистрали 8 в блок 14 считывания. Затем блоком 14 считывания выдается номер следующего входа мультиплексоров и т.д.

По окончании считывания информации из оперативных запоминающих устройств 3, расположенных на выбранной камере, включаются мультиплексоры 4, расположенные на следующей камере, и процесс считывания повторяется.

Таким образом, использование мультиплексоров 4 для опроса запоминающих устройств 3 позволяет перейти от параллельного способа передачи информации к параллельно-последовательному и, кроме того, позволяет получить информацию от любой заданной проволочки или группы проволочек пропорциональных камер. Информация о временном и пространственном распределении фоновых событий может быть получена программным управлением, считывая последовательно содержимое ячеек запоминающих устройств 3, адреса которых поступают на установочные входы адресного счетчика 9 по шине С от блока 12 управления.

Информация о фоновых событиях, приводящих к искажению полезной ин951967 формации,. может быть получена антономным путем. Это позволяют сделать адресные счетчики 10 и 11 Для этой цели предварительное начальное состояние адресных счетчиков 10 и 11 5 . уменьшено и увеличено соответственно на 1 по отношению к предварительному начальному состоянию адресного счетчика 9. Считывание в этом слу. чае осуществляется следующим образом. 1б

Иультиплексор 7 переключается блоком 12 управления на входы связанные с выходом разрядов адресного счетчика 10. Код адреса, показываемый .этим счетчиком, поступает на за- 1> . поминающие устройства 3, а информация, содержащаяся в этом адресе, поступает через мультиплексоры 4 в буферный регистр 5 и при наличии сигнала j(от блока, 12 управления заломи- ®

7 иается в нем. Затем мультиплексор 7 переключается на входы, связанные с выходом разрядов адресного счетчика 9, и информация, содержащаяся в ОЗУ, с адресом, указываемом этим счетчиком, поступает на выходную логику 6, которая представляет собою арифметическое и логическое устройство и организована в режиме антисов адения.

На выходе выходной логики 6 сигнал подО явится только в случае отсутствия единиц в соседних ячейках с адресами, показываемыми адресными счетчиками

9 и 10.

Таким образом, использование адресного счетчика 10 и выходной логики 6 позволяет исключить на стадии считывания сопутствующий полезному событию фон. Для этой же цели служит адресный счетчик 11, с тем лишь отличием, что он указывает адрес фоновых событий, поступивших íà sanoминающие устройства 3 вслед sa аполезным событием;

По сравнению с известным устройством описанное устройство имеет большее быстродействие и может быть использовано в системах с любым числом каналов регистрации, так как введение информационных мультиплексоров 4 для опроса оперативных запоминающих устройств 3 позволяет сократить до минимума число линий, используемых для передачи данных, и позволяет, ао желанию, получить информацию от любой проволочки камер. Кроме того, предлагаемое устройство позволяет провести предварительную обработку зарегистрированных событий на стадии передачи информации иэ регистрирующей электроники в блок 14 считывания и управленйя.

951967

Редактор Л.Письман Техред С.Легеза

Корректор Н.Король

Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам. изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Заказ 4/1

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4