Троичный сумматор
Патент 953637
Авторы
Классы МПК
Троичный сумматор
Иллюстрации
Реферат
Союз Советских
Соцнапнстнческнх
Республик
ОП ИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИ4ЕТЕЛЬСТВУ
953637 (6I ) Дополнительное к авт. санд-ву (22)Заявлено 07.12.78 (2I) 2692204/18-24 с присоединением заявки № (23) Приоритет
Опубликовано 23.08.82 Бюллетень № 31
Дата опубликования описания 25.08.82 (5! )М. Кд.
G 06 F 7/49 фвеударстеинВый каиитет
СССР ав делам кзобретений и отерыткВ (53) УД K 681. . 325(088. 8) (72) Авторы изобретения
Ф.Ф. Мингалеев, Н.Т. Пластун и Б.А. Солдатов (7I ) Заявитель (54) ТРОИЧНЫЙ СУММАТОР
1о
Изобретение относится к вычислительной технике и может быть исполь-. зовано при проектировании сумматоров цифровых вычислительных устройств с троичной системой счисления.
Известны троичные сумматоры, выпо5 лненные на троичных логических элементах. Сумматор содержит шестнадцать троичных логических элементов (11.
Однако известные троичные сумматоры имеют большие затраты оборудования.
Наиболее близким к изобретению по технической сущности и достигаемому результату является троичный сумматор, содержащий десять логических троичных элементов, причем первые входы первого и второго логических троичных элементов подклю- 2о чены ко входу первого слагаемого устройства, выход первого логического троичного элемента соединен с первым и вторым, а выход второго логического троичного элемента с третьим и четьертым входами третьего логического троичного элемента, выход которого подключен к третьему входу четвертого логического троичного элемента, первый вход которого подключен к первому входу пятого логического троичного элемента, третий вход — к первому и четвертому входам шестого логического троичного элемента, а выход — к первому и второму входам седьмого и четвертому входу восьмого логических троичных элементов, выход пятого логического троичного элемента подключен к третьему и четвертому входам седьмого логического троичного элемента и первому входу восьмого логического троичного элемента, второй и третий входы которого подключены к первому входу четвертого логического троич- . ного элемента, выход седьмого логического троичного элемента подключен к первому и четвертому входам девя953637
-3- Ф"
Вход
Условное обозначение элемента
Выход
Вх. 1 ()
Вх. 2 (+) вых.
Вх. 3 ()
Вх. ч +> (Т) »0
+1, +1
+) +1
:0 того логического троичного элемента, второй и третий входы которого подключены к выходу восьмого логического троичного элемента, 8 выход явля* ется выходом суммы устройства, первый вход десятого логического троичного элемента подключен к выходу пятого, второй и третий входы - к выходу шестого, а четвертый вход - к выходу четвертого логических троичных элементов, выходд, есятого логического троичного элемента псдключен к первому входу четвертого логическоr о троичного элемента и является вы @дои переноса устройства (2) .
Однако известный троичный сумматор имеет большие затраты оборудования.
Целью изобретения является упрощение сумматора.
Указанная цель достигается тем, что в устройстве вторые входы перво. го и второго логических троичных элементов подключены ко входу второго слагаемого устройства, а выходы— к четвертым входам соответственно пятого и четвертого логических троичных элементов., а выход третьего логического троичного элемента соединен с третьим входам пятого логического троичного элемента, при этом четвертые входы первого и второго ло16 гических троичных элементов подключены к тактирующему входу устройства.
При этом экономится один троичный логический элемент на каждый разряд сумматора.
15 .Сумматор выполнен на десяти элементах, каждый из которых выполняет троичные операции, представленные в таблице.
Укаэанные операции образуют функщ ционально полную систему логических функций и могут. быть реализованы на основе троичных элементов (например, на ферритовых логических элементах).
1, при этом передается сигнал на вход 4 элементов 1 и 2.
Импульсом первой фазы второго такта отрицательный сигнал с элемента 5 передается на вход 4 элемента
7 и на вход 1 элемента 10, а отрицательный сигнал с элемента 6 - на вход 3 элемента 10, импульсом второй фазы положительный сигнал с элемента передается на вход 1 элемента 3 и на вход 4 элемента 5, отрицательный сигнал с элемента 2 — на вход 4 элемента 3, а отрицательный сигнал с элемента 7 - на вход 4 элемента 9, импульсом третьей фазы отрицательный сигнал с элемента 9 выходит из сумматора, образуя первый разряд суммы.
Положительный разряд третьего раз ряда второго слагаемого подается на вход 2 элемента 1, при этом передается .сигнал на вход 4 элементов
1 и 2.
Импульсом первой фазы третьего такта отрицательный сигнал с элемен та 5 передается на вход 4 элемента
7 и на вход 1 элемента 10, импуль" сом второй фазы отрицательный сигнаЛ с элемента 2 передается на вход 2 элемента 3, а отрицательный сигнал с элемента 7 - на вход 4 элемента 9, импульсом третьей фазы отрицательный сигнал с элемента 3 передается на вход 3 элемента 4 и на вход 1 элемента 6, отрицательный сигнал с элемента 9 выходит из сумматора, образуя второй разряд суммы а положительный сигнал переноса с элемента 10 передается на вход 1 элемента 4 и на вход 2 элемента 8.
Импульсом первой фазы четвертого такта положительный сигнал с элемента 6 передается на вход 2 элемента
10, импульсом второй фазы положительный сигнал с элемента 8 передается.на вход 3 элемента 9, импульсом тре тьей фазы отрицательный сигнал с элемента 9 выходит из сумматора, образуя третий разряд суммы, а положительный сигнал переноса с элемента 1О передается на вход 1 элемента
4 и на вход 2 элемента 8.
Импульсом первой фазы пятого такта положительный сигнал с элемента 4 передается на вход 1 элемента 7.и на вход 4 элемента 8, импульсом второй фазы положительный сигнал с элемента
7 передается на вход 1 элемента 9, импульсом третьей фазы положитель5 953637 о
На фиг. 1 показана схема соединения элементов сумматора; на фиг. 2 система тактового питания схемы сумматора (трехфазная), при этом каждый следующий разряд слагаемого поступа- 5 ет на вход сумматора через три фазы (один такт) передачи информации по элементам схемы.
Тактовым импульсом первой фазы считывается с элементов 4-6, второй фазы — с элементов 1, 2, 7 и 8, третьей фазы — с элементов 3, 9 и 10.
Разряды слагаемого поступают на вход сумматора по шинам Х 4 и Х во время тактового импульса первой фазы. $5
Первая шина тактового питания (фаза 1) соединена с четвертыми входами элементов 1 и 2 (в графическом изображении элемента — Т). Это означает, что на эти входы во время 20 тактового импульса первой фазы каждого такта подаются сигналы, т.е. при отсутствии информации на шинах слагаемых Х<, Х2 элементы 1 и 2 являются генераторами сигналов отрицатель- 25 ной полярности.
Рассмотрим работу сумматора на примере суммирования двух положительных чисел 2 и 12.
Первое слагаемое - число 2 в 30 троичной системе счисления с симметричным расположением цифр (+1,0-1)где знак числа определяется знаком старшего разряда, представляется отрицательным сигналом в первом разряде и положительным во втором. Второе слагаемое - число 12 представляется отсутствием сигнала в первом разряде и положительными сигналами во втором и третьем разрядах. 10
Отрицательный сигнал первого разряда первого слагаемого подается на вход 1 элемента 2, при этом передается сигнал на вход 4 элементов 1 ч и 2.
Тактовым импульсом второй фазы первого такта считывается информация с элемента 1и согласно логике работы элемента, записанной в таблице, отрицательный сигнал с элемента
1 передается на вход 2 элемента 3. Импульсом третьей фа-. зы положительный сигнал с элемента
3 передается на вход 3 элемента 5 и на вход 4 элемента 6.
Положительный сигнал второго разряда первого слагаемого подается на вход 1, а положительный сигнал второ го слагаемого - на вход 2 элемента
953637 ный сигнал с элемента 9 выходит из сумматора, образуя четвертый разряд суммы.
Таким образом, цифры соответствующих разрядов суммы появляются ча выходе сумматора спустя один такт и три фазы с момента подачи их на вход сумматора.
Предложенный сумматор позволяет также получить алгебраическую сумму 1О отрицательных и разнознаковых чисел.
Рассмотрена работа последовательного троичного сумматора.
При построении параллельного троичного сумматора выход элемента 9 15 (шина сигнала суммы) соединяется с соответствующими входами элементов
5 и 8 сумматора, а выход элемента
10 (шина сигнала переноса) - с одним из входов старшего разряда суммато- 2О ра (Х < или Х )
Использование предлагаемого троичного сумматора обеспечивает по сравнению с известными техническими решениями экономию оборудования. 25
Формула изобретения
Троичный сумматор, содержащий де- зв сять логических троичных элементов, причем первые входы первого и второ" го логических троичных элементов подключены к входу первого слагаемого устройства, выход первого логического троичного элемента соединен с первым и вторым, а выход второго логического троичного элемента - с третьим и четвертым входами третьего логического троичного элемента, выход которого подключен к третьему входу четвертого логического троичного элемента, первый вход которого подключен к первому входу пятого логического троичного элемента, третий вход - к первому и четверто- . му входам шестого логического троичного элемента, а выход - к первому и второму входам седьмого и четвертому входу восьмого логических троичных элементов, выход пятого логического троичного элемента подключен к третьему и четвертому входам седьмого логического троичного элемента и первому входу восьмого логического троичного элемента, второй и третий входы которого подключены к первому входу четвертого логического троичного элемента, выход седьмого логического троичного элемента подключен к первому и четвертому входам девятого логического троичного элемента второй и третий входы которого подключены к выходу восьмого ло1 гического троичного элемента, а выход является выходом суммы устройства, первый вход десятого логического троичного элемента подключен к выходу пятого, второй и третий входы* к выходу шестого, а четвертый входк выходу четвертого логических троичных элементов, выход десятого логического троичного элемента подключен к первому входу четвертого логического. троичного элемента и является выходом переноса устройства, о т— л и ч а ю шийся тем, что, с цел f лью сокращения количества оборудования, вторые входы первого и второго логических троичных элементов подключены к. входу второго слагаемого устройства, а выходы - к четвертым входам соответственно пятого и четвертого логических троичных элементов, а выход третьего логического троичного элемента с зединен с третьим входом пятого логического троичного элемента, при этом четвертые входы первого и второго логических троичных элементов подключены к тактирующему входу устройства.
Источники информации, принятые во внимание при экспертизе
1. Соколов Т.Н. и Васильев Ф.A.
Ферритовые логические элементы и узлы информационных систем, Л., "Ленинградская военная инженерная красf нознаменная академия им. Я.Ф. Можайского", 1970, с. 205-207, рис. 4.73.
2. Рвторское свидетельство СССР
1 455339, кл. G 06 F 7/"9.:
30.12.74 (прототип).