Устройство для сопряжения цифровой вычислительной машины с периферийными устройствами

Устройство для сопряжения цифровой вычислительной машины с периферийными устройствами

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е < 955013

ИЗОБРЕТЕНИЯ

Союз Советскик

Социапистичесиик

Респубпии

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву (Sl )NL. Кл.

6 06 F 3/04 (22)За"вле"о 10 05.79 (2!) 2798167/18-24 с присоединением заявки йв6Ьюуаюрстюавмй кюивтет

СИР вю делан кзюбретеннй и открытий (23) Приоритет

Опубликовано 30 ° 08. 82. Бюллетень pk 32 (53) УД К 683 . 325 (088. 8) Дата опубликования описания 30.08.82 (72) Авторы изобретения

В.А.Черепанов, А.И.Кулик и l0.И.Ожигано

1 ".. Ъ

t !

Киевский научно-исследовательский и конст!руйзорс щй, институт периферийного оборудования (7!) Заявитель (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ

МАШИНЫ С ПЕРИФЕРИЙНЫИИ УСТРОЙСТВАМИ

Изобретение относится к вычислительной технике и может быть использовано в информационно-измерительных в которых взаимосвязь устройств осуществляется через общую шину, 5

Известно устройство для сопряжения

ЦВМ с периферийными устройствами, содержащее блок прерываний, регистр инструкций, адресный регистр блок сос1о тояния, блок упра вления и сумматор Ñ1Ý.

Однако такое устройство содержит схемы в соответствии с конкретными функциями,что усложняет устройство.

Наиболее близким к предлагаемому является устройство для сопряжения

ЦВМ с периферийными устройствами, содержащее блок связи с ЦВМ, группа входов- выходов которого соединена с щ первой группой входов-выходов устройства, блок связи с периферийными устр6йствами, группа входов-выходов которого соединена с второй группой

2 входов-выходов устройства, дешифратор, первый и второй выходы которого соединены соответственно с первыми входами блока управления и регистра, блок формирования четности, причем вход дешифратора соединен с первым выходом блока связи с ЦВИ, второй выход которого соединен с вторым входом регистра, первый выход которо"

ro соединен с первым входом блока связи с ЦВИ, а первый выход и второй вход блока управления соединены соответственно с вторым входом и с третьим выходом блока связи с

ЦВМ Е22.

Недостатком известного устройства является необходимость затрат большого количества оборудования.

Цель изобретения — упрощение устройства.

Указанная цель достигается тем, что в устройство введены коммутатор, первый, второй и третий триггеры, причем первый выход блока связи с

95501

3 периферийными устройствами соединен с первыми входами коммутатора и третьего триггера, выход которого соединен с третьим входом блока связи с ЦВМ, четвертый и пятый выходы которого соединены с первыми входами первого и второго триггеров, выход второго триггера соединен с первым входом блока связи с периферийными устройствами, второй выход которого соединен с вторым входом коммутатора, третий выход регистра соединен с третьим входом коммутатора,четвертый вход которого соединей с вторым входом третьего триггера и с выходом первого триггера, второй вход которого соединен с вторым входом второго триггераи стретьим выходом дешифратора, четвертый выход которого соединен с пятым входом коммутатора, выход- которого соединен с четвертым входом блока связи с ЦВМ.

Кроме того, в устройство вводится элемент И,.причем первый вход элемента И соединен с четвертым выходом дешифратора, пятый выход блока связи с периферийными устройствами соединен с вторым входом элемента И, выход которого соединен с пятым входом блока связи с ЦВМ.

Такое построение устроиства позво36 ляет значительно снизить аппаратурные затраты.

На чертеже приведена схема предлагаемого устройства.

Устройство содержит блок 1 связи M с ЦВМ, блок 2 связи с периферийными устройствами, дешифратор 3, регистр

4, коммутатор 5, блок 6 управления, первый триггер « второй триггер 8, третий триггер 9, блок 10 формирования четности, элемент И 11, входы

12 и 13, выходй 14 и 15, вход 16, выходы 17-19, входы 20 и 21 блока 1 связи с ЦВМ, выход 22, входы 23 и 24, выходы 25-27, входы 28 и 29, выходы

30 и 31 блока 2 связи с периферийными устройствами,.выходы 32-35 дешифратора 3, выходы 36 и 37 регистра 4, выход 38 первого триггера 7, выход

39 блока б управления, группы 40 и so

41 входов-выходов устройства.

Устройство работает следующим образом.

Программный обмен информацией между оперативной памятью ЦВМ и периферийными устройствами осуществляется под управлением программы

ЦВМ. При работе в программном режиме

3 4 в устройстве использованы два, адресуемых со стороны общей шины, регистра 4: регистр команд и состояний, регистр данных. Программным путем загружают и считывают информацию из адресуемых регистров. Обращение к любому из них производится следующим образом.

Процессор выставляет на линии адрес регистра, на линии кода операции - код чтения, либо записи. Если выполняется запись., то на линии данных выставляется загружаемая информация. После этого выставляется сигнал синхронизации общей шины. Блок 3 дешифрует адрес и код операции общей ,.шины, поступающие в него с выхода 14 и выставляет соответствующий сигнал на выходе 35 обращения к регистрам

При записи информация в регистр 4 поступает с выходов 19 блока 1, при чтении информация из регистра 4 поступает на первую группу входов-выходов 40 по входу 20 и через коммутатор 5 по входу 21.

Блок 3 сигнализирует блоку 6 о выполнении операции по выходу 32, после чего блок 6 вырабатывает ответный синхронизирующий сигнал, посту пающий на первую группу входов-выходов 40 со входа 13. Процессор, приняв этот сигнал, заканчивает операцию по общей шине.

Если производится обращение к регистру периферийного устройства, блок

3 дешифрует адрес данного периферийного устройства, принимаемый с выходов 14, и сигналом выхода 32 запускает блок 6. Блок 6 сигналом по выходу 39 разрешает занесение в регистр 4 кода команды и номера периферийного устройства. При этом блок б сигналом "Управление" по входу 24 через блок 2 сообщает периферийному устройству о готовности принятой информации, к передаче на периферийное устройство. Регистр команд и состояний и регистр данных периферийных устройств реализованы на общем 8-разрядном сдвиговом регистре.

Направление передачи информации между устройством сопряжения и периферийными устройствами определяют сигналом "Направление" по выходу 25 блока 2 связи с периферийными устройствами. Нулевое значение сигнала "Направление" означает передачу инфор мации из устройства сопряжения, единичное - в устройство сопряжения из

9550

Если кодом команды задается передача информации из периферийного устройства в процессор, то периферийное устройство формирует единичный

5 периферийного устройства. Единичное значение сигнала "Конец операции" по выходу 26 блока 2 указывает на то, что периферийное устройство не работает и ждет команду от процессора ЦВМ.

Для передачи кода команды, занесенного в регистр 4, на периферийное устройство необходимо, чтобы сигнал "Направление" по выходу 25 блока 10

2 был нулевым, а сигнал "Конец операции" по выходу 26 блока был единичным. Периферийное устройство в ответ на сигнал "Управление" по входу 24 блока 2 выдает импульсный сигнал

"Сдвиг" по выходу 30 блока 2, который преобразует информацию, записанную в. параллельном коде в регистре 4, в последовательную. Последовательная информация с выхода 37 регистра 4, проходя через блок 10 формирования четности, поступает по входу 29 блока 2 на периферийное устройство, которое формирует 8 импульсных сигналов

"Сдвиг" по выходу 30 блока 2 для приема кода команды и бита четности для контроля передачи информации.

После чего периферийное устройство выставляет нулевой сигнал "Конец операции" по выходу 26 блока зо

2 и формирует единичный сигнал "Требование" по выходу 27 блока 2, который поступает в блок 6 управления.

Сигналом 39 разрешается параллельная загрузка через линии данных информации по выходу 19 блока 1 в регистр а сигналом "Управление по входу

24 блока 2 периферийному устройству сообщается о готовности информации к передаче. Периферийное устройство снова формирует 9 сигналов "Сдвиг" для приема байта информации и выставляет сигнал "Требование". Этот обмен происходит до тех пор, пока не будет передано 128 байтов информации или из процессора не поступит сигнал "Конец блока данных" по входу

18 блока 1 и синхронизирующий сигнал по выходу 34 дешифратора 3. Состояние второго триггера 8 анализируется периферийным устройством по входу 50

28 блока 2. По окончании обмена периферийное устройство выставляет единичный сигнал "Конец операции" по выходу 26 блока 2.

13 6 сигнал "Направление" по выходу 25 блока 2, который блокирует выход блока 10 формирования четности по выхо" ду 39 блока 6, разрешает преобразование последовательной информации, поступающей по выходу 31 блока 2, в параллельную на регистре 4. При этом периферийное устройство формирует

8 импульсных сигналов "Сдвиг". СФормированная информация параллельным кодом четырьмя разрядами с регистра

4 по входу 20 блока t и четырьмя разрядами по входу 21 через коммутатор

5 по линиям данных передается в процессор. При этом по выходу 33 дешифратора 3 формируется нулевой сигнал, который разрешает передачу информации с регистра 4 по выходу 36 через коммутатор 5. Перед передачей следующего байта периферийное устройство формирует единичный сигнал "Требование" по выходу 27 блока 2, если надо передать еще один байт, или единичный сигнал "Конец операции" по выхо.ду 26 блока 2, если закончено выполнение операции.

В режиме автоматической обработки запросов устройство работает, следующим образом. Первый триггер 7 устанавливается программно от ЦВМ по вы» ходу 34 дешифратора 3. Если периферийное устройство закончило выполнение заданной команды, то оно формирует единичный сигнал "Конец операции" по выходу 26 блока 2. Единичный сигнал "Конец операции" и единичный сигнал на выходе 38 первого триггера 7 устанавливают в единичное состояние третий триггер 9, выход которого через блок 1 по входу

16 выполняет прерывание процессора, сообщая ему тем самым, что периферийное устройство закончило выполнение заданной команды.

В исходное состояние периферийные устройства устанвливаются сигналом

"Сброс" по входу 23 блока 2, выработанному блоком 6 управления. При этом процессор выдает общий или программный сброс по выходу 15 блока

1, который поступает на блок 6 управления.

По сигналу с выхода 33 дешифратора 3 в процессор через коммутатор 5 и выход 2 I блока 1 передаются признаки состояний: сигнал "Конец операции" по входу 26, сигнал "Требование" по выходу 27 блока 2,и состояние первого триггера 7.

7 955013 8

Блок 10 формирования четности с периферийными устройствами соедипозволяет увеличить Возможности для ди- нены с третьим и четвертым выходами агностики и локализации неисправностей. блока управления, третий, четвертый

Признак "Ошибка" выдается через и пятый входы которого соединены соэлемент И 11 на вход 12 блока 1 с»» ответственно с первым, вторым и тре5 с ЦВМ р кОторый пОступает из перифе тьим выходами блока связи с перифеРийного УстРойства по выхоДУ 22 бло- рий ми устройствами третий и чет вертый выходы и второй вход которого

УСТРойство ДЛЯ ВОПРЯжениЯ позво= . соединены соответственно с Вторым лЯет сокРатить ПРи этом блок бУфеРи= щ и третьим входами и выходом блока формирования четности, первый и тре имитации, блок управления режимамй тий входы которого соединены соотимитации, блок запоминания сосветственно с вторым выходом и четтояния периферийных устройств, вертым входом регистра, третий вход блок контроля временных интеркоторого соединен с вторым выходом валов и блок автономнои провер- блоха управления, шестой выход блока ки. Сокращение оборудования до- связи с периферийными устройствами стигается тем, что Реги тр ко соединен с пятым входом регистра, манд и состояний, Регистр Да"ных о т л и ч а ю щ е е с я тем, что, РЕаЛИЗОВаНЫ На ОДНОМ СДВИГОВ« РеГИСТ С ЦЕЛЬЮ уПрОщЕНИя уСтрсйетВа, В ре. Определяющим сигHBlloH для информа него введены коммутатор, первый, 20 ции сдвигового регистРа Явл тс .сос второй и третий триггеры, причем

II тОяние сиГнала Конец Операции е При первый выход блока связи с перифеII единичном состоянии сигнала Конец рийными устройствами соединен с пероперации" на периферийное Устройство выми входами коммутатора и третьего

25 передается код команды, при нуле- триггера, вход которого соединен

Вом или из периферийного устройства . с третьим входом блока связи с ЦВИ, данные или коды состояния..Последа" четвертый и пятый выходы которого вательная передача кодов команд и соединены с первыми входами первого данных между устройством сопряже и второго триггеров, выход второго и периферийными устройствами позво 30, триггера соединен с первым входом

Веет существенно сократить количесгво блока cBR3H с периферийными устусилителей сигналов сВязи ° ройствами, второй Выход котороПр""н ние д у а ра ленных "" ", „,д формиРОВ"елеЙ на л""иях Да н х позв мутатора, третий выход реГистра соелЯет поДключенив УстРойства сопРЯже-: З динен с третьим входом коммутатор ния к интерфейсу минимашины. четвертый вход которого соединен формула изобретения с вторым входом третьего триггера устройство для сопряжения цифровой и с выходом первого триггера, второй вычислительной машины с периферииными вход которого соединен с вторым вхоустройствами, содержащее дешифратор о дом второго триггера. и с третьим вырегистр, блок управления, блок форми *ходом дешифратора, четвертый выход рования четности, причем блок связ с которого соединен с пятым входом комцВИ соединен с первой группой входов- мутатора, выход которого соединен с выходов устройства, блок связи с пе- четвертым входом блока связи с ЦВИ. риферийными устройствами соединен c <> 2. Устройство по п.1, о т л и ч авторой группоЙ входов-выхоДОВ устрои ю щ е е с.я тем,. что в него введен ства, первый и второй выходы дешиф- элемент И, причем первый вход элератора соединены соответственно с мента И соединен с четвертым выходом первыми входами блока управления и Ре дешифратора, пятый выход блока связи гистра„ вход дешифратора соединен с периферийными устройствами соединен с первым входом блока связи с ЦВИ с вторым входом элемента И, выход ковторой выход которого соединен торого соединен с пятым входом блока с вторым входом регистра, первый связи с, ЦВИ, выход которого соединен с первым вхо- Источники информации, дом блока связи с ЦВИ, первый выход принятые во внимание при экспертизе

55 и второй вход блока управления сое- 1. Патент СНА 1 3815099, динены соответственно с вторым входом кл. G 06 F 3/ОЙ, опублик. 1977. и с третьим выходом блока связи с ЦВИ, 2. Авторское свидетельство СССР тре I ии и четвертый входы бпока связи И 561180, кл.G 06 F 3/Оч,1975 (прототип) .

955013

Составитель В. Булганин

Редактор Н.Ковалева Техред М.Коштура Корректор С.шекмар

Заказ 6436/51 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113039, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4