Устройство для вычисления булевых функций

Устройство для вычисления булевых функций

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<н955027 (61) Дополнительное к авт. свид-ву (22) Заявлено 190480 (21) 2949234/18-24 с присоединением заявки ¹ (23) Приоритет1з1)М Кл з

G 06 F 7/00

Государственный комитет

СССР но делам изобретений и открытий (53) УДК681. 325. 5 (088. 8) Опубликовано 30.08,82. Бюллетень № 32

Дата опубликования описания 300882

Ю; В. Ерофеев, A.A. Михайлова, Г. Н. Полящезнко . С. Шандрин (72) Авторы изобретения

Р С с - °

Опытно-конструкторское бюро "Теплцавтома "

< <1 с

P1) Заявитель (54 ) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ БУЛЕВЫХ фу Н КЦИЙ

Изобретение относится к автоматике и вычислительной технике и предназначено для вычисления булевых функций-при последовательном считывании и ббработке операндов и операторов, из которых состоит логическое выражение.

Известно логическое устройство, .предназначенное для решения задач логического управления, алгоритм функционирования которых представляет собой последовательную реализацию каждого из набора булевых уравнений, содержашее программный блок, реле времени, индикаторы несовпадений, формирователь признака опроса и блок анализа функций )1j .

Недостатками этого устройства являются его сложность и ограниченные функциональные воэможности, так как это устройство позволяет вычислять булевы функции, представленные только в диэъюнктивной или конъюнктивной нормальных формах.

Наиболее близким к предлагаемому является устройство, содержащее логический блок, подключенный к генератору функциональных импульсов, блоку памяти данных и через дешифраторы операции и адреса к блоку памяти програмчы (2) .

Известное устройство позволяет вычислять булевы функции, представ- ленные в конъюнктивной форме, без предварительйого преобразования их в дизъюнктивную форму, если операндами .для, конъюнкций являются дизъюнкцйи переменных. Однако его функциональные воэможности также ограничены вследствие отсутствия воэможности реализации булевых уравнений, записанных в скобочной форме, если выражение в скобках представля15 ет собой набор конъюнкций нескольких переменных, аоединенных диэъюнктивно.

Цель изобретения — расширение функциональных возможностей устрой,ства, в результате чего последнее обесйечит вычисление булевых функций, представленных в скобочной форме при условии, что выражения в скобках представляют собой наборы конъюнкций произвольного числа переменных, соединенных,цизъюнктив но.

Поставленная цель достигается тем, что в устройство, содержащее блок памяти данных, адресный вход которого подключен к первому выходу блока па мяти программ, второй выход которого соединен с управляющиьч входами вычис.-.

9550?7 литепьного блока и блока управления, первый выход которого соединен с входом считывания блока памяти программ, в него введены первый и второй коммутаторы, регистр и счетчик адреса, причем выход счетчика адреса под- 5 ключе н к управляющим входам первого коммутатора и регистра, вход которого подключен к второму выходу блока управления, выход регистра соединен с информационным входом первого коммутатора, выход которого подключен к информационному входу вычислительного блока, выход которого соединен с

i0 первым информационным входом второго коммутатора, второй информационный вход которого подключен к выходу блока памяти данных, а управляющий входк второму выходу блока памяти программ, выход второго коммутатора соединен с информационным входом регистра, адресный вход которого подключен к третьему выходу блока управления, первый вход которого соединен с входом пуска устройстэа.

25

Кроме того, блок управления содержит генератор импульсов, четыре элемента И, два элемента НЕ, счетчик, дешифратор, два триггера, элемент

ИЛИ, причем управляющий вход блока упровления подключен к входам первого и второго элементов НЕ, выходы которых подключены соответственно к первому входу первого элемента И и к первым входам второго и третьего

30 элементов И, выход генератора импуль-Э5 сов соединен с первым входом четвертого элемента И, к второму входу которого подключен вход сброса счетчика и единичный выход первого триггера, единичный вход которого подклю40 чен к первому входу блока управления, нулевой выход первого триггера подключен к нулевому входу второго триггера, к единичному входу которого подключен первый выход дешифратора, второй выход которого соединен с вторым входом второго элемента И, выход которого подключен к первому входу элемента ИЛИ, второй вход кото45 рого соединен с третьим выходом дешифратора, а выход подключен к второму выходу блока управления, единичный выход второго триггера соеди,неч с вторыми входами первого и третьего элементов И, выходы которых являются третьим выходом блока управ. 55 пения, четвертый выход дешифратора подключен к третьему входу третьего элемента И, пятый выход дешифратора подключен к третьему входу первого элемента И, выход элемента ИЛИ под- 60 ключен к второму выходу блока управления, выход четвертого элемента И подключен к счетному входу счетчика, выходы которого соединены с входами дешифратора, шестой выход которого 65 подключен к первому выходу блока управления.

Вычислительный блок содержит два элемента НЕ, четыре элемента И, два элемента ИЛИ, причем информационный вход вычислительного блока подключен к первому и второму входам первого элемента И и первого элемента ИЛИ., выход которого соединен с первым входом второго элемента И, второй вход которого подключен к выходу третьего элемента И, первый вход которого подключен к управляющему входу вычислительного блока и к входу элемента

НЕ, выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с вторым входом третьего элемента И и с выходом второго элемента НЕ, вход которого подключен к управляющему входу вычислительного блока, выход четвертого элемента И соединен с третьим входом первого элемента И, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом второго элемента

И, а выход второго элемента ИЛИ подключен к выходу вычислительного блока.

На фиг.1 представлена функциональная блок-схема предлагаемого устрой-. ства; на фиг.2 — схема блока управления; на фиг, 3 - схема вычислительного блока.

Устройство содержит блок 1 памяти программ, блок 2 памяти данных, коммутатор 3, вычислительный блок 4, блок 5 управления, счетчик б адреса, регистр 7, коммутатор 8.

Блок 5 содержит генератор 9 импульсов, элементы И 10-13, элемент ИЛИ 14, элементы HE 15 и 16, счетчик 17, дешифраторр 18, три ггеры 19 и 2 0 .

Блок 4 содержит элементы НЕ 21 и

22, элементы И 23-26, элементы ИЛИ

27 и 28.

Устройство работает следующим образом.

В начале цикла вычисления булевой ,функции на вход блока 1 памяти программы поступает импульс на считывание первого командного слова с выхода блока 5 управления. На вход блока 2 памяти данных подается код адреса переменной и ее значение появляется на выходе блока 2. При наличии в командном слове признака отсутствия операции выход блока 2 памяти данных через коммутатор 3 подключается к информационному входу регистра 7. Счетчик 6 адреса в исходном состоянии сброшен.

При поступлении на стробирующий вход регистра 7 сигнала с блока 5 управления происходит занесение значения переменной в ячейку с нулевым адресом регистра 7, после чего начинается цикл выполнения второй команды.

Считывание из блока 1 памяти программы второго командного слова про955027

Таким образом, за счет хранения в регистре результатов предыдущих вычислений и последующего их использования при последовательной реализации булевого управления, предлагае. мое устройство позволяет вычислять булевы функции, представленные в.ско. бочной форме, при условии, когда выражения в скобках представляют собой наборы конъюнкций произвольного чис.ла переменных, соединенных дизъюнк тивно. исходит при поступлении на его вход сигнала с выхода блока 5 управления.

На счетчик 6 адреса поступает импульс, увеличивающий на единицу код хранящегося в нем числа, и при появлении на стробирующем входе регистра 7 импульса, значение переменной, адрес которой закодирован во второй команде, через коммутатор 3 заносится во вторую ячейку регистра 7. Если вторая команда содержит признак отсутствия 10 операции, то на этом цикл выполнения второй команды заканчивается. При наличии в операционной части второго командного слова признаков операции конъюнкции или дизъюнкции с выхода 15 блока 5 управления на счетчик 6 адреса подается импульс, уменьшающий хранящееся в нем число на единицу, т.е. на адресные входы регистра 7 и коммутатора 8 подается код нуля.

Коммутатор 8 служит для подключения к входам вычислительного блока 4 двух выходов регистра 7, адреса которых отличаются на единицу, причем меньший по величине адрес задается счетчиком 6 адреса. Результат выполнения заданной в команде операции над первыми двумя переменными с выхода вычислительного блока 4 через коммутатор 3 подается на информационный вход регистра 7. При появлении на стробирующем входе регист ра 7 импульса с выхода блока 5 управления этот результат заносится в ячейку с нулевым адресом регистра 7, после чего из блока 1 памяти програм-.

ma считывается следующая команда.

При наличии в считанной команде признака операнда работа устройства происходит аналогично описанному выше. Если же в операционной части 40 команды закодирован признак отсутствия операнда, то с блока 5 не поступает импульс добавления единицы в счетчик 6 адреса, коммутатор не подключает выход блока 2 памяти дан- 45 ных к информационному входу регистра

7, а в остальном работа происходит так же, как описано ранее.

Работа вычислительного блока 4 происходит следующим образом. 50

От блока 1 памяти программы на элементы НЕ 21, НЕ 22 и И 24 вычислительного блока 4 поступает код опе. рационной части командного слова.

Операции "Конъюнкция" соответствует код "00",.в разрядах "P1" и "Р2" командного слова, т.е., с выхода элемента И 23 на элемент И 25 подается потенциал логической "1", а на выходе вычислительного блока 4 появляется результат конъюнкции двух пе ременных, поданных на входы элемента

И 25 от блока 8, Если же в операционной части командного слова закодирована операция "Дизъюнкция", что соответствует коду 10, то потенциал 65 логической "1" поступает на вход эле. мента И 26 с выхода элемента И 24.

На выходе вычислительного блока 4 в э ом случае появляется результат дизъюнкции входных переменных, который формируется элементами ИЛИ 27, И 26 и ИЛИ 28, Блок 5 управления работает следующим образом.

В исходном состоянии, т,е. до начала вычисления булевой функции, триггеры Т 19, Т 20 и двоичный счет" чик СТ 17 сброшены. При нажатии кнопки "Пуск" триггер Т 19 устанавливается в единичное состояние, им-. пульсы с выхода генератора Т 9 поступают через элемент И 10 на вход "С" двоичного счетчика СТ 17 и на выходах

"0" ... "6" дешифратора ДС 18 последовательно появляются прямоугольные импульсы. Импульс с выхода "1" дешифратора ДС 18 поступает на вход блока

1 памяти программы, который производит считывание первого командного слова и выдачу кода адреса переменной и кода операции на свои два выхода соответственно. При этом импульсы с выходов "2" и "4" дешифратора ДС 18 через элементы И 11 и И 12 на счетчик

16 адреса не поступают, так как на первые входы эЛементов И 11 и И 12 подается потенциал логического нуля с триггера Т 20. Импульс с выхода

"3" дешифратора ДС 18 через элемент

ИЛИ 14 поступает на стробирующий вход регистра 7. Первое командное слово содержит логическую "1" в разряде

"Р2", что означает отсутствие операци конъюнкции или дизъюнкции, поэтому импульс с выхода "5" дешифратора

ДС 18 не поступает через элементы

H 13 и ИЛИ 14 ьа регистр 7. Импульс с выхода "6" дешифратора устанавливает триггер Т 20 в единичное состояние, чем заканчивается цикл считывания и выполнения первой команды.

Дальнейшее формирование выходных импульсов в каждом цикле определяется информацией, закодированной в разрядах "Р2" и "РЗ" командного сло ва, которая поступает от блока 1 памяти программы. В случае наличия в командном слове признаков операции и операнда, в разрядах "Р2" и "РЗ" содержится код "00".

955027

Формула изобретения

1. Устройство для вычисления булевых функций, содержащее блок памяти данных, адресный вход которого подключен к первому выходу блока памяти программ, второй выход которого соединен с управляющими входами вычислительного блока и блока управления, первый выход которого соединен с входом считывания блока памяти программ, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет решения булевых уравнений в скобочной форме, в него введены первый Й второй коммутаторы, регистр и счетчик адреса, причем вы-. ход счетчика адреса подключен к управляющим входам первого коммутатора и регистра, вход которого подключен к второму выходу блока управления, вЫход регистра соединен с информаци- онным входом первого коммутатора, выход которого подключен к информационному входу вычислительного блока, выход которого соединен с первым информационным входом второго коммутатора, второй информационный вход которого подключен к выходу блока памяти данных, а управляющий вход - к второму выходу блока памяти программ, выход второго коммутатора соединен с информационным входом регистра, адресный вход которого подключей к третьему выходу блока управления, первый вход которого соединен с входом пус ка устройства.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок управления содержит генератор импульсов, четыре элемента И, два элемента НЕ, счетчик, дешифратор, два триггера, элемент ИЛИ причем управляющий вход блока управления подключен к входам первого и второго элементов НЕ, выходы которых подключены соответственно к первому входу первого элемента И и к первым входам второго и третьего элементов

И, выход генератора импульсов соеди- нен с первым входом четвертого элемента И, к второму входу которого подключен вход сброса счетчика и единичный выход первого триггера, единичный вход которого подключен к первому входу блока управления, нулевой выход первого триггера подключен к нулевому входу второго триггера, к единичному входу которого подключен первый выход дешифратора, второй выход которого соединен с вторым входом второго элемента И, выход котоРого подключен к первому входу элемента ИЛИ, второй вход которого соединен с третьим выходом дешифратора, а выход t подключен к второму выходу блока управления, единичный выход второго триггера соединен с вторыми входами первого и третьего элементов

И, выходы которых являются третьим выходом блока управления, четвертый выход дешифратора подключен к третьему входу третьего элемента И, пятый выход дешифратора подключен к третье15 му входу первого элемента И, выход элемента ИЛИ подключен к второму выходу блока управления, выход четвер.того элемента И подключен к счетному входу счетчика, выходы которого соещ динены с входами дешифратора, шестой выход которого подключен к первому. выходу блока управления.

3. Устройство по п.1, о т л и ч аю щ е е с я тем, что вычислительный блок содержит два элемента НЕ, четые элемента И, два элемента ИЛИ, прием информационный вход вычислителього блока подключен к-первому и второму входам первого элемента И и первого элемента ИЛИ, выход которого соединен с первым входом второго элемента И, второй вход которого подключен к выходу третьего элемента И, первый вход которого подключен к управляющему входу вычислительного блоЗ5 ка и к входу элемента НЕ, выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с вторым входом третьего элемента И.и с выходом второго элемента

AO НЕ, вход которого подключен к управляющему входу вычислительного блока, выход четвертого элемента И соединен с третьим входом первого элемента

И, выход которого подключен к

45 первому входу второго элемента

ИЛИ, второй вход которого соединен с выходом второго элемента И, а выход второго элемента ИЛИ подключен к выходу вычислительного блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 371580, кл. G 06 F 15/00, 1970.

2. Измерения, контроль, автомати-, зация. 1979, т.20, Ф 4, с.25-33 (про55 тотип).

955027

Составитель Л. Логачева

Редактор Н.Ковалева Техред А.Ач Корректор Н.Король

Эаказ 6437/52 Тираж 731 Подпис ное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1130 35, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", r.Óæãîðoä, ул. Проектная, 4