Сумматор в коде м из n

Сумматор в коде м из n

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<и955037 (61) Дополнительное к авт. свид-ву (22) Заявлено 18.12.80 (21) 3219224/18-24 с присоединением заявки ¹â€” (23) Приоритет

Опубликовано 300882. Бюллетень №32

Р М К з б 06 F 7/49

Государственный комитет

СССР ио делам изобретений и открытий.(531УДК 881.325..5 (088.8) Дата опубликования описания 30.08.82 (72) Автор изобретения

В.A. Гуменюк

Киевский ордена Трудового Красного Знамени институт инженеров гражданской авиации (71) Заявитель (54) СУММАТОР В КОДЕ М ИЗ й

Изобретение относится к вычислительной технике -и предназначено для

"суммирования чисел, представленных в коде М из N (где N — количество .позиций в кодовом слове; М вЂ” количество единиц в кодовом слове).

Известен двуразрядный сумматор в коде N из N младший разряд которого содержит схему выдачи результата, шифратор, матрицу элементов И, схему переноса и схему контроля, старший разряд содержит две схемы выдачи результата, два шифратора, матрицу элементов И, схему переноса и схему контроля, причем выходы матрицы младmего разряда соединены со входами схемы переноса и шифратора младшего разряда, выходы матрицы старшего разряда соединены со входами схемы переноса и обоих шифраторов старшего разряда, выходы шифратора.и схемы . контроля младшего разряда соединены со входами схемы выдачи младшего разряда, выходы схемы переноса младшего разряда и обоих шифраторов старmего разряда соединены со входами соответствующих схем выдачи старшего разряда, выходы схемы контроля стар,шего разряда соединены со входами схем выдачи старшего разряда,, выходы схем выдачи младшего и старшего разрядов и схемы переноса старшего разряда соединены с соответствующими шинами устройства (1).

Недостатки данного устройства сравнительно невысокое быстродействие из-за необходимости прохождения сигналов, соответствующих результату выполненной операции, через схемы выдачи результата и большие аппаратурные затраты на реализацию схем контроля и схем выдачи результата, Наиболее близок к предлагаемому по технической сущности сумматор в коде M из N, который содержит. регистр результата, шифратор, матрицу сложения и блок переноса, причем входы матрицы сложения соединены соответственно со входными шинами первого

20 и второго сумматора, выходы матрицы сложения соединены соответственно со входами шифратора и блока переноса, выходы регистра результата соединены с выходными шинами сумматора, первая группа входов регистра результата соединена со ус.тановки сумматора, выходы шифратора соединены со второй группой входов регистра результата. Операнды в коде

30 М из Б поступают на входы матрицы

955037 переноса, неповторяющиеся позиции в кодоных словах ре зуль татов, непосредетвенно соединены с соответствующиг ми входами второй группы входов регистра 1 результата, другая часть этих выходов, которым соответствуют не завис ящие от переноса, повторяющи60 еся позиции в кодовых словах.результатов, соединены со входами блока 4 коммутации, выходы последнего соединены с соответствующими входами второй группы входов регистра 1 резуль65 тата. сложения, с выходов этой схемы сигналы поступают на один из входов схемы переноса и один из входов шифратора.

С одного из выхоцов блока переноса сигнал, соответствующий 0 или 1, поступает на выходную шину устройства. С выхода шифратора сигналы, противоположные (по уровням напря-. жений) результату операции в коде М из N„ поступают на нулевые входы триггеров, предварительно устанонлен-10 ные в единичное состояние. а выходах регистра результата образуется кодовое слово, соответствующее результату операции в коде М иэ N (2).

Недостатком известного устройства 15 является сравнительно невысокое быстродействие, в случае использования его в многоразрядном сумматоре, где приходится учитывать переносы иэ младших разрядов сумматора. Сигнал переноса может быть получен только после прохождения входных сигналов (представляющих операнды) последовательно через два элемента, входящих н состав матрицы сложения и блока переноса. Следовательно, результат опе- рации в коде, противоположном (по уровням напряжений) коду М иэ И с учетом переноса может быть получен только с помощью некоторого третьего блока, включенного последовательно с первыми двумя.

Цель изобретения — повышение быстродействия сумматора в коде М иэ N при операции с учетом переноса. 35

Поставленная цель достигается тем, что сумматор в коде N из N, включающий регистр результата и матрицу сложения, причем входы матрицы сложения соединены соответственно со 40 входными шинами первого и второго операндон сумматора, выходы регистра результата соединены с выходными шинами сумматора, первая группа входов регистра результата соединена со вход45 ной шиной установки сумматора, содержит матрицу коррекции переноса и блок коммутации, причем первая группа выходов сложения соединена с выходными,шинами переноса сумматора, вторая группа выходов матрицы сложения соединена с первой группой входов матрицы коррекции переноса, те из выходов, которым соответствуют не эависящие от переноса неповторяющиеся позиции в кодовых слсвах всех возможных результатов, соединены непосредственно с соответствующими входами второй .группы входов регистра результата, другие выходы второй группы выходов матрицы сложения, которым соответствуют не зависящие от переноса. повторяющиеся позиции в кодсвых слонах всех возможных результатов, соеди иены со входами блока коммутации, выходы блока коммутации соединены с соответствующими входами второй группы входов регистра результата, вторая группа входов матрицы коррекции переноса соединена со входными шинами переноса сумматора.

Матрица коррекции переноса представляет собой прямоугольную матрицу днунходовых элементов И,причем каждый из входов первой группы входов матрицы коррекции переноса,coorâåтстнующий кодовому слову полусуммы,которое отличается по логическим уровням от следующего по алфавиту кодового слова в К позициях (1 К h1),соединен с первыми входами с оотве тс твующих К элементов И,вторые входы которых подключе ны к с оотве тс твующему входу в торой группы входов матрицы коррекции переноса.,Блок коммутации содержит К элементов ИЛИ, где 0 6 К 4 M причем нходы блока коммутации, с ос тв е тс твующие каждой не зависящей от переноса и повторяющейся позйции в кодовых словах всех возможных результатов, соединены со входами одного и того же элемента ИЛИ, выходы элементов ИЛИ являются выходами блока коммутации.

На фиг. 1 представлена блок-схема предлагаемого сумматора в коде М из N; на фиг. 2 — блок-схема матрицы коррекции переноса.

Сумматор содержит регистр 1 результата, матрицу 2 коррекции переноса, матрицу 3 сложения и блок 4 коммутации, Первая группа входов регистра 1 результата соединена со входной шиной 5 установки сумматора, выходы матрицы коррекции переноса соединены со второй группой входов регистра 1 результата, выходы последнего и первая группа выходов матрицы 3 сложения соединены с выходными шинами суммы 6 и переноса 7 устройства, вторая группа входов матрицы 2 коррекции переноса и первые две группы входов матрицы 3 сложения соединены со входными шинами 8.и 9, 10 устройства соответственно, вторая группа выходов матрицы 3 сложения соединена с первой группой входон матрицы 2 коррекции переноса, одна часть этих выходов, которым соответствуют независимые от

9550 37

Ре гис тр 1 ре зул ь та та п редс тавля е т собой группу из N триггеров, единичные входы которых образуют первую группу входов, а нулевые — вторую группу в) одов регистра 1. Единичные выходы триггеров образуют группу выходов регистра 1. Матрица 2 коррекции переноса представляет собой прямоугольную матрицу элементов И 11.

На схеме фиг. 2 Z и Š— сигналы, соответствующие переносу из младшего разряда нуля и единицы соответственно, Cpgg Сj „ „ и Ср-1 /2 сигналы, соответствующие полусуммам, равным

0,1(leap-l)и р-1 соответственно (где р — основание системы счисления).

Матрица 2 коррекции переноса содержит только те элементы, которые соответствуют (N-1-1)-ым позициям кодового слова результата (где 1 — номера позиций этого слова, зависящих от переноса из младшего разряда (О 1 N).

Если принят алфавит, в котором кодовые слова, соответствующие любым двум соседним (в алфавите) цифрам, отличаются друг от друга только одной позицией (по уровням напряжений в ней), то матрица имеет минимальные размеры (2хр), каждый вход матрицы 2 коррекции переноса соединен только с одной координатной шиной ее. Если принят алфавит, в котором различия между кодовыми словами, соответствующими соседним цифрам максимальны, то матрица коррекции переноса имеет также максимальные размеры (3 х р), каждый вход первой группы входов матрицы коррекции переноса соединен с соответствующими j-ми (1 j i М) ко ординатными шинами каждый вход втоР рой группы — с одной шиной. Выходы элементов И матрицы коррекции переноса, соответствующие одинаковым позициям кодового слова результата, соединены входными диагональными шинами с соответствующими выходами матрицы 2 коррекции переноса. Матрица 3 сложения представляет собой матрицу многовходовых элементов И.Количество входов каждого элемента И равно 2 М .

Входы элементов И соединены с определенными шинами кодов операндов согласно выбранному алфавиту. Шины кодов операндов соединены со входами матрицы сложения. Каждый элемент И имеет по два гальванически независимых выхода. Первые выходы элементов, соответствующих одинаковым переносам в следующий разряд, соединены шинами с первой группой выходов матрицы сложения. Вторые выходы, соответствующие одинаковым результатам сложения в данном разряде, соединены шинами со второй группой выходов матрицы 3 сложения.

Блок 4 коммутации представляет собой группу из элементов ИЛИ, где

О L с М, в зависимости от выбранного алфа в ч Та . Входы блок а комму т ации, соответствующие каждой независящей оч переноса и повтор4ощейся позиции в кодовых словах (представленных в коде, пртивоположном коду М из N no уровням напряжений) всех возможных результатов, соединены со входами од-, ного и того же элемента ИЛИ. Выходы элементов ИЛИ являются выходами блока. Существует зависимость между числом элементов ИЛИ блока 4 коммутации и числом элементов И 11 блока 2. Если блок 2 содержит минимальное число элементов И 11(2 х р)„то число эле15 ментов блока 4 коммутации максимально

1 = М. Если блок 2 содержит максимальное число элементов И (3 х р), .то L = О, т.е. необходимость в блоке

4 коммутации отпадает.

Устройство работает следующим об разом.

Операнды в коде М из N поступают на входы матрицы 3 сложения. Если поступают правильные кодовые слова, то срабатывает один из многовходовых элементов И и с его выходов сигналы, соответствующие результату операцйи, поступают на один из входов матрицы 2 коррекции переноса (на первую группу входов), на одну из выходных шин 7 переноса, на соответствующие входы второй группы входов регистра 1 результата (в том случае, если в кодовом слове результата есть позиции, З5 уровень напряжений в которых не зависит от величины переноса из младшего разряда), и на соответствующие входы блока 4 коммутации (в том случае, если упомянутые выше позиции повторя40 ются в различны; кодовых словах результатов). Одновременно с этим, на один из входов второй группы входов матрицы коррекции переноса 2 поступает по входной шине 8 переноса сиг45 нал. Затем срабатывает один или несколько элементов И 11 матрицы 2 коррекции переноса и соответствующие элементы ИЛИ блока 4 коммутации, Сигналы с выходов этих элементов пос50 тупают на соответствующие входы второй группы входов регистра 1 результата, образуя вмес те с поступившими ранее с выходов второй группы выхоцов матрицы 3 сложения кодовое слово результата в коде, противоположном (по уровням напряжений) коду М из N, Эти сигналы воздействуют на соответствующие триггеры регистра 1 результата (на нулевые входы), предварительн о установленные в единичное состоя1 ние. После этого, на выходах блока образуется кодовое слово, соответствующее результату операции в коде М из N, Появление ошибочных кодовых слоев

65 операндов с меньшим, чем положено, 9550 37.Формула изобретения количеством единиц приводит к отсутствию сигналов на всех выходах матрины 3 сложен )я. Появление ошибочных кодовых слов операндов с большим, чем положено, количеством единиц приводит к появлению на выходах матрицы 3 сложения сразу нескольких сигналов, которые затем; шифруются матрицей 2 коррекции переноса, блоком 4 коммутации и непосредственными связями матрицы 3 сложения с регистром 10

1 результата как результаты нескольких правильных операций, появившихся одновременно в коде, противоположном (по уровням напряжений) коду М из N.

Вследствие этого, на выходах регистра f5

1 результата образуется кодовое .слово с меньшим, чем положено, количест-. вом единиц, так как большее, чем нужно, количество триггеров (установленных ранее в единичное состояние) 20 будут переведены в нулевое состояние, Такое слово не может быть дешифроваНо как правильное и, следовательно, ошибка не получит дальнейшего распространения. 25

Пример, Примем следующий алфавит для кода 2 из 4 при р = 6.

0 — 0011 у 3 — 0110 р

1 — 0101 у 4 — 1010 у

2 — 1001; 5 — 1100, 30 где нулевая позиция - крайняя справа.

Матрица коррекции в этом случае содержит шестнадцать элементов И 11 °

Непосредственно соединены со входами регистра 1 результата следующие выходы матрицы 3 сложения;

С „- co входом, соответствующим

3-ей позиции;

С вЂ” со входом, соответствующим

1-ой позиции.

Выходы матрицы 3 сложения С „ и C4 q q соединены со входами элемента ИЛИ, в единственном числе представляющем в данном случае блок 4 коммутации. Выход этого элемента соединен со входом регистра 1 результата, соответствующим 0-ой позиции- (здесь и ранее речь идет о второй группе входов блока 1). Сложим, например, числа 1 и 3, с учетом переноса единицы из младшего разряда. На одном из выходов первой группы вЫходов матрицы

3 сложения появится сигнал Перенос нуля . Одновременно появляется сигнал на выходе С4 < < второй группы выходов матрицы 3 сложения и поступает вместе с сигналом Перенос единицы (Е ) на вход элемента матрицы коррекции переноса 2 (фиг. 4) .

Кроме того, сигнал С4 поступает на вход элемента ИЛИ блока 4 коммутации.

С выходов указанных элементов сигналы поступают на входы, соответствующие

1-ой (сигнал с выхода матрицы 2 коррекции переноса) и 0-ой (сигнал с выхода блока коммутации 4) позициям 65 кодового слова результата сложения в коде, противоположном (по уровням напряжений) коду М из N, второй группы входов регистра 1 результата.

Поскольку все триггеры регистра 1 результата должны быть к тому моменту установлены в единичное состояние (сигналом, поступившим на первую группу входов), то сигналы, соответствующие 0-ой и 1-ой позициям кодового слова, поступая на нулевые входы триггеров переводят их в нулевое состояние. На выходах регистра результата 1 образуется кодовое слово результата в данном разряде 1100, соответствующее цифре 5.

Положительный эффект от внедрения устройства заключается в повышении быстродействия не менее чем на 25% при построении многоразрядного сумматора, так как в отличие от прототипа значение переноса из младшего разряда (или группы младших разрядов) учитывается в следующем после матрицы сложения блоке — матрице коррекции переноса при образовании кодового слова результата операции.

1. Сумматор в коде М из Н, содержащий регистр результата и матрицу сложения, причем входы матрицы сложения соединены соответственно с вход ными шинами первого и второго операн дов сумматора, выходы регистра результата соединены с выходными шинами сумматора, первая группа входов регистра результата соединена со входной шиной установки сумматора, о тли.ч ающи йc я тем, что, с целью повышения быстродействия, сумматор содержит матрицу коррекции переноса и блок коммутации, причем первая группа выходов матрицы сложения соединена с выходными шинами сумматора, вторая группа выходов матрицы сложения соединена с первой группой входов матрицы коррекции переноса, те из этих выходов, которым соответствуют не зависимые от переноса неповторяющиеся позиции в кодовых словах всех возможных результатов, соединены непосредственно с соответствующими входами второй группы входов регистра результата, другие выходы второй группы выходов матрицы сложения, которым соответствуют не зависимые от переноса повторяющиеся позиции в кодовых словах всех возможных результатов, соединены со входами блока коммутации, выходы блока коммутации соединены с соответствующими входами второй группы входов регистра результата, вторая группа входов матрицы коррекциИ переноса соединена со входными шинами переноса сумматора. 9550 37

2. Сумматор по и. 1, о т л н ч аю шийся тем, что матрица коррекции переноса представляет собой прямоугольную матрицу двувходовых элементов И, причем каждый из входов первой группы входов матрицы коррек, ции переноса, соответствующий кодовому слову полусумМя, которое отличается по логическим уровням от следующего по алфавиту кодового слова в K позициях (1 l(М), соединен с первы- 10 ми входами соответствующих К элементов И, вторые входы которых подключены к соответствующему входу второй группы входов матрицы коррекции переноса. )5

3. Сумматор по п. 1, о т л и ч аю шийся тем, что блок коммута/ ции содержит К элементов ИЛИ 1 )4К4М); причем эходы блока коммутации, соответствующие каждой не зависящей от переноса и повторяющейся позиции в кодовых словах всех возможных рез, льтатов, соединены во входами одного и того же элемента ИЛИ, выходы элементов ИЛИ являются выходами блока .коммутации.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке Р 2681286 /18-24, кл. G 06 F 7/50,1978 °

2. авторское свидетельство СССР по заявке Р 2838935/18-24, кл. G 06 F 7/50, 1979 (прототип).

9550 37

Sx.l

Cp r, I/i

&.2 бу.!

Составитель Н. Захаревич

Техред A.71ч Корректор М. Коста

Редактор Л. Пчелинская

Филиал ППП Патент, г. Ужгород, ул. Проект»ая, 4

Заказ 64 37/5 2 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/".