Микропрограммное устройство управления

Микропрограммное устройство управления

Иллюстрации

Показать все

Реферат

 

Союз Советсиик

Социалистические

Респубпии

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (>955055 (6I ) Дополнительное к авъ. свид-ву (22) Заявлено 07.05,80 (21) 2921715/18-24 с присоединением заявки Ж (23) Приоритет

Опубликовано 30.08.82. Бюллетень J432 (51)M. Кл. 06 F 9/22

Гееудедстеенньй кемнтет

СССР ао, делам нзебеетеннй н открытий (53 ) УД К 681. .325 (088.8) Дата. опубликования описания 30.08.82.л (72) Автор изобретения

Г. 3. Берсон (7l ) Заявитель (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАЬЛЕНРф

Изобретение относится к вычиспитепь ной технике, а именно к устройствам дпя программного управления, и может быть использовано в качестве устройст ва управления в специализированных выS чиспитепьных машинах и периферийных . устройствах автоматизированных систем управления, например в устройствах ввода-вывода информации. го управления, содержащее два бпока памяти микропрограмм, два. блока проверки условий, два элемента И, два триггера и два регистра адреса pl) ттанное устройство не допускает возможности параллельного выполнения микро рограмм в режиме ожндания основной ипи бопее приоритетной микрсетрограммы, а также управления несколькими операпионными устройствами, работа которых имеет различный приоритет.

Наибопее близким к предлагаемому по технической суптности и достигаемому эффекту явпяется устройство, состоящее

2 из бпока памяти микропрограмм, блока проверки усповнй, элемента И, регистров адреса и триггеров $2j

Недостатком известного устройства является то, что отношение абсолютного приоритета установпено между основной и всеми дополнительными микропрограммами, а сами дополнительные микроирограммы не связаны приоритетными отношениями.

Цель изобретения - расширение функциональных. воэможностей устройства за счет выполнения приоритетных отнсепений между всеми выпопняемыми микропрограммамнв

Поставпенная цель достигается. тем, что в микропрограммное устройство упрэвпения, содержащее каншты, а в каждом канале - бпок памяти микропрограмм, блок проверки условий, регистр адреса и триггер, причем в каждом канапе выход регистра адреса соединен с адресным входом бпока памяти микропрограмм, группа адресных выходов которого сое3 9550 динена с группой информационных входов блока проверки условий, группа выходов которого соединена с группой информационных входов регистра адреса, первый управляющий выход блока проверки условий соединен с нулевым входом триггера, группа управляющих входов блока провер ки условий соединен с соответствующей группой информационных входов устройства, единичный вход триггера соединен р со входом запроса устройства, группа информационных выходов блока памяти микропрограмм соединена с соответствующей группой информационных выходов устройства, введены в каждом канале элемент ИЛИ, причем первый вход элемента ИЛИ канала соединен со вторым управляющим выходом блока щоверки условий, второй вход элемента ИЛИ кана- . лов начиная со второго соединен с выходом элемента ИЛИ предыдущего канала, второй вход элемента ИЛИ первого канала соединен со входом логического нуля устройства, выход элемента ИЛИ каждого f -го канала соединен с управляющим входом регистра адреса (+ 1)-го канала, единичный выход триггера каждого канала соединен с первым управляющим входом второй группы входов блока проверки условий своего канала, нулевой

30 выход триггера каждого канала соединен с управляющими входами второй группы входов блоков проверки условий всех последующих каналов.

Кроме того, блок проверки условий содержит дешифратор, счетчик и коммутатор, причем группа входов счетчика . соединена с группой входов коммутатора и группой информационных входов блока, группа выходов счетчика соединена с первой группой входов дешифратора, вто-, рая группа входов. которого соединена с первой и второй группами управляющих входов блока, выход дешифратора соединен со входом коммутатора, группа выходов которого соединена с группой вы- 4> ходов блока, первый и второй выходы счетчика соединены соответственно с первым и вторым управляющими выходами блока.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 - структурная схема блока проверки условий.

Устройство содержит каналы 1 - 3, регистр 4 адреса, блок 5 памяти микро- программ, блок 6 проверки условий, элемент ИЛИ 7, триггер 8, вход 9 запроса устройства, группу информационных входов 10, устройства, вход 11 логического

55 4 нуля устройства и группу информационных. выходов 12 устройства.

Блок 6 проверки условий содержит счетчик 13, дешифратор 14, коммутатор 15.

Блоки 5 памяти предназначены для хранения микропрограмм работы операционных устройств, причем в каждом блоке.может храниться микропрограмма работы своего устройства или в нескольких блоках могут храниться различные микропрограммы работы одного устрояства.

Блок 6 проверки условий, включающий дешифратор микрокоманд и счетчик адреса, предназначен для формирования адресаследунэшей микрокоманцы в зависимости от осведомительных сигналов логических условий, поступающих íà его управляющие входы 10. Триггеры 8 предназначены для запоминания запросов на выполнение микропрограмм. Регистры 4 . предназначены для хранения адреса очередной микрркоманды.

При поступлении запроса на выполнение микропрограммы какоголибо канала этот запрос запоминается соответствую-. щим триггером 8. Единичное состояние триггера свидетельствует о том, что получен запрос на выполнение данной микропрограммы, но выполнение этой микропрограммы не закончено. Адрес очередной микрокоманды формируется блоком

6 проверки условий в зависимости от осведомительных сигналов логических условий, поступающих на его входы. Запись адреса о чередной микрокоманды в регистр 4 адреса производится по его информационным входам с адресных выходов блока 6 проверки условий. С выхода регистра 4 адрес очередной микрокоманды передается на вход блока 5 памяти микропрограмм, В случае отсутсч вия запросов на выполнение микропрограмм управления операционными уст ройствами микропрограммами всех каналов проводится циклическая проверка своих запросов. При поступлении запроса на выполнение микропрограммы какоголибо канала, например третьего, сигнал с единичного выхода триггера 8 этого канала поступает на управляющий вход соответствующего блока 6 проверки условий, при этом формируется микрокоманда ус,ловного перехода к анализу отсутствия запросов более высокого приоритета. Поскольку запросов на выполнение более приоритетных микропрограмм не поступает, то с единичных выходов триггеров 8 первого 1 и второго 2 каналов на управляющие входы блока проверки условий 6

t0

1. Микропрограммное устройство управления, содержащее каналы, а в каждом канале — блок памяти микропрограмм, 30 блок проверки условий, регистр адреса и триггер, причем в каждом канале выход регистра адреса соединен с адресным входом блока памяти микропрограмм, группа адресных выходов которого соединена с группой информационных входов

35 блока проверки условий, группа выходов которого соединена с группой информационных входов регистра адреса, первый управляющий выход блока проверки усло-. вий соединен с нулевым входом триггера, 40 первая группа управляющих входов блока . проверки условий соединена с соответствующей группой информационных входов устройства, единичный вход триггера соединен со входом запроса устройства, группа информационных выходов блока памяти микропрограмм соединена с соответствукацей группой информационных вы-. ходов устройства, о т л и ч а ю m е ес я тем, что, с целью расширения функциональных возможностей за счет выпол нения приоритетных отношений между всеми выпслняемыми микропрограммами, оно содержит в каждом канале элемент

ИЛИ, причем первый вход элемента ИЛИ

И канала соединен со вторым управляюншм выходом блока проверки условий, второй .вход элемента ИЛИ каналов начиная со второго соединен с выходом элемента

5 95 третьего 3 канала поступают сигналы об отсутствии запросов более высокого приоритета. Порядок, в котором производится анализ запросов более высоких приоритетов, не имеет значения, так как при наличии хотя бы одного любого из этих запросов формируется микрокоманда условного перехода к началу анализа всех запросов более высокого приоритета.

Рассмотрим работу устройства в случае прерывания выполняемой мякропро граммь например, третьего канала, более приоритетной микропрограммой, например, первого канала. В режиме ожидания запроса микропрограмма циижчес- . ки опрашивает условие наличия запроса.

Запрос на выполнение микропрограммы первого канала 1 запоминается триггером 8 первого канала. Поскольку условие наличия своего запроса для первого канала выполнилось, а запросов более высокого приоритета для первого канала не существует, то микропрограмма вы,дает микрокоманду на прерывание ьякропрограммы меньшего приоритета. При этом сигнал прерывания с первого управляющего выхода блока 6 проверки усло-, вий первого канала 1 через элементы ИЛИ 7 первого 1 и второго 2 каналов, поступает на Bxollbl установки нуля регистров 4 адреса второго . и третьего каналов, и осуществляется безусловный переход менее приоритетных микропрограмм, т.е. второго и третьего каналов, к нулевому адресу, который должен соответствовать микрокоманде анализа запроса своего приоритета. При этом микропрограмм второго канала продолжает циклически анализировать условие наличия своего запроса. Для микропрограммы третьего канала условие наличия своего запроса выполняется, так как запрос был запомнен триггером 8 третьего канала и триггер не был установлен в нулевое положение последней микропрограммой, поекольку микропрограмма была прервана. Микропрограмма третьего канала переходит к анализу отсутствия запросов большего приоритета. Так как на управпякиций вход блока проверки условий 6 третьего кана .ла 3 с нулевого выхода триггера 8 первого канала 1 не поступает сигнала об отсутствии запроса, поскольку триггер находится в единичном состоянии, то микропрограмма третьего канала циклически проводит анализ запросов более высокого приоритета, т.е. первого и второго каналов. По окончании выполнения микропрограммы первого канала последней ее микрокомандой триггер 8 первого канала 1 устанавливается в нулевое состожие. При этом микропрограмма первого канала переходит к циклическому анализу своего запроса, а с нулевого ппеча триггера 8 первого канала 1 на управляющий вход блока 6 проверки условий третьего канала 3 передается сигнал об отсутствии запроса первого приоритета, вследствие чего в третьем канале 3 формируется микрокоманда условного перехода к продолжению микропрограммы. Информация для внешних устройств, с которыми работает микропрограммное устройство управления, передается на группу выходов 12.

Применение изобретения позволяет расширить функциональные возможности устройства за счет выполнения приоритетных отношений между микропрограм3 мами.

Формула изобретения

7 955055 8

ИЛИ предыдущего канала, второй вход татора н группой ннфоумацнонных входов, элемента ИЛИ первого канала соединен блока, группа выходов счетчкка соединесо входом логического нуля устройства, на с первой группой входов деинфратора, выход элемента ИЛИ каждого < -ro ка-: вторая группа входов которого соедннаы нала соедннен с управляющнм входом ре- 5 с первой H второй группами управляющнх гнстра адреса (i + 1)-го канала, едн входов блока, выход дешнфратора coeggннчнйй выход, триггера каждого канала нен со входом коммутатора, группа высоединен с первьм управляющим входом ходов которого соединена с группой вывторой группы входов блока проверки ус- ходов блока, первый н второй выходы ловнй своего zeasaa, нулевой" выход триг- 10 счетчика соединены соответственно гера каждого канала соединен с управ- первым н вторым управлякицимн выкодалякицнми входами второй группы входов он блока. . блоков проверки условий всех последую- Источники информапнн, Jggx каналов принятые во внимание при экспертизе

2. Устройство по и. 1, о т л н ч а.- 1$ 1. Авторское сщщетельство СССР ю m е е с я тем, что, блок проверки yc- % 437072, кл. Q 06 F 9/22, 1972. повий содержит депп фратор, счетчнк н 2. Авторское свидетельство СССР коммутатор, причем группа входов счет- М 643874, кл. Cj 06 F 9/22, 1976 .чика соединена с группой входов комму- (прототип).

Ом йащ 5

Составитель М. Кудряшев

Редактор Л. Пчелинская Техред А. Ач Корректор M. Шароши

Заказ 6438/53 Тираж 73,1 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4