Микропрограммное устройство управления

Микропрограммное устройство управления

Иллюстрации

Показать все

Реферат

 

О П И C А Н И Е <,955057

ИЗОБРЕТЕН ИЯ

Союз Советсиик

Социалистические

Респубпии

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. свил-ву (22) Заявлено 12. 08. 80 (2! ) 2972602/18-24 с присоединением заявки №(23) Приоритет (51)М. Кл.

G 06 F 9/22 аооудоротоелныб комнтот

СССР ло делам кзобретеикк и открытий (53) УДК 681 .325(088.8) Опубликовано 30. 08. 82. Бюллетень № 32

Дата опубликования описания 30. 08. 82

В.С. Харченко, Г.Н. Тимонькин, С.Н. Ткаченко

В.И. Сидоренко, А.В. Захаренко и Н.А. Е (72) Авторы изобретения (71) Заявитель (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике и может быть использовано в качестве управляющего устройства электронных вычислительных машин и систем.

Известно микропрограммное устройство управления,. содержащее блок памяти микрокоманд> регистр микрокоманд, регистр адреса микрокоманд (1), Однако указанное устройство обладает низкими функциональными возмоЖностями, обусловленными ограничением быстродействия при выполнении микропрограмм с ожидаемыми логическими ус. ловиями и избыточностью структуры.

Наиболее близким к предлагаемому по технической сущности и достигаемому эффекту является микропрограм" мное устройство управления, которое содержит блок памяти микрокоманд, регистр микрокоманд, регистр адреса микрокоманд, формирователь адреса и схему конца ожидания (2) .

Недостатком известного устройства является низкое быстродействие.

Цель изобретения — повышение: быстродействия.

Поставленная цель достигается тем, что в микропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр микрокоманд, регистр адреса микрокоманд, формирователь адреса и узел конца ожидания, причем вход логических условий устройства соединен с первым входом формирователя адреса, выкод которого соединен со входом регистра адреса микрокоманд, выход которого соединен с адресным входом блока памяти микрокоманд, выход которогр соединен со входом регистра микрокоманд, введены четыре блока элементов И буферный регистр, четыре элемента И и два триггера, причем выход первого блока элементов И является информационным выходом устройства, первые входы блоков элементов И сое95505 динены с соответствующими выходами регистра микрокоманд, вторые входы первого, второго и третьего блоков элементов И соединены с нулевым выходом первого триггера и с первыми входами первого, второго и третьегс элементов И, выходы второго и тре- тьего блоков элементов И соединены соответственно со вторым и третьим входами Формирователя адреса, выход 10 второго блока элементов И соединен со вторым входом четвертого блока элементов И, выход которого соединен с первым входом .буферного регистра, группа выходов которого соединена 15 с первой группой входов узла конца ожидания, второй вход буферного регистра соединен с выходом третьего элемента И, второй вход которого соединен с выходом узла конца ожидания щ и нулевым входом первого триггера, единичный вход которого соединен с выходом четвертого элемента И, первый вход которого соединен с синхронизирующим входом устройства и вторым входом второго элемента И, второй,вход четвертого элемента И соединен с выходом второго триггера, нулевой вход которого соединен с единичным выходом первого триггера, единичный вход второго триггера. соединен с . выходом первого элемента И, второй вход которого соединен со вторым входом четвертого блока элементов И, тактовый вход блока памяти;микрокоманд соединен с выходом второго эле35 мента И, вторая группа входов узла конца ожидания соединена с разрезающими входами устройства.

На фиг. 1 представлена функциональ40 ная схема микропрограммного устройства управления; на фиг. 2 - функциональная схема узла конца ожидания; на фиг. 3 - структурная схема формирователя адреса.

Микропрограммное устройство уп45 равления (фиг. 1) содержит формирователь 1 адреса, регистр 2 адреса микрокоманд, блок 3 памяти микрокоманд, регистр 4 микрокоманд с полем

5 микрооперации, полем 6 ожидаемых

50 логических условий, полем 7 модифи" кации и полем 8 метки, блоки элементов И 9- 12, буферный регистр 13, узел 14 конца ожидания; элемент И 15, .триггер 16, элемент И 17, триггер

18, элемент И 19, элемент И 20, вход

2l óñëîâèé устройства, информационный выход 22 устройства, кодовый

7 4 вход 23 устройства и синхронизирующий вход 24 устройства. .Узел конца ожидания (фиг; 2) содержит группу элементов И 25 и элемент ИЛИ 26.

Формирователь адреса (фиг. 3)содержит группу элементов ИЛИ 27„ группу сумматоров 28 по модулю два. формирователь 1 адреса (кодопреобраэователь) предназначен для формирования адреса очередной микрокоманды в соответствии с содержимым поля 6 ожидаемых логических условий и поля 7 модификации регистра микрокоманд 4 и кодом операций, подаваемым со входа устройства 21.

Регистр 2 адреса микрокоманд предназначен для хранения адреса микрокомгнды, сформированного формироватет.. лем 1.

Блок 3 памяти микрокоманд преднаэ начен для хранения и выдачи микрокоманд в регистр 4 в соответствии с адресом микрокоманды, записанным в регистре 2.

Регистр 4 предназначен для хранения микрокоманды, считанной иэ блока

3, при этом в поле 5.микроопераций хранится код микроопераций, в поле 6 ожидаемых логических условий— код ожидаемых логических условий, . необходимый для перехода х выполнению следующей микрокоманды, в поле 7 модификации - код модификации, позволяющий совместно с кодом ожидае мых логических условий образовать адрес следующей микрокоманды. Если в микрокоманде нет ожидаемых логических условий, то адрес следующей микрокоманды определяется непосредственно содержимым полей 6 и 7 регистра 4 микрокоманд . Поле 8 метки регистра микрокоманд 4 позволяет фиксировать наличие ожидаемых логических условий в данной микрокоманде (например, путем записи в этом поле "1") или их отсутствие (например, путем записи в нем 0 ). н1

Блок элементов И 9 предназначен для выдачи кода микроопераций на выход 22 устройства только в том случае, если триггер 18 находится в нулевом состоянии.

Блок элементов И 10,предназначен для выдачи кода ожидаемых логических условий в формирователь 1 адреса только в том случае, если триггер

18 находится в нулевом состоянии.

5 955057 6

Блок элементов И 11 предназначен Формировттель 1 адреса выдает адрес для выдачи кода модификации в фор-. первой микрокоманды на вход регистмирователь 1 адреса только в том слу- ра адреса 2 микрокоманд. С регистра чае, если триггер 18 находится в адреса 2 микрокоманд адрес выдается нулевом состоянии. на первые входы блока 3 памяти.. При

Блок элементов И 12 предназначен поступлении на второй вход блока 3 дл ля выдачи кода ожидаемых логичес- тактового импульса из этого блока ких условий н х условий на вход буферного регист- считывается первая микрокоманда, кот 4 ра 13 только в том случае, если в торая поступает на вход регистра поле 8 метки записи информация о на- 14 и запоминается в нем. Указанный такличии ожидаемых логических условий товый импульс поступает с синхров данной микрокоманде. низирующего входа 24 устройства чеБуферный регистр 13 предназначен рез элемент И 20, управляемый потендля хранения кода ожидаемых логи- циальным сигналом с выхода триггеческих условий. 1З ра 18.

Узел 14 конца ожидания предназначен для выдачи сигнала только в том Если в считываемой микрокоманде случае, если на вторые входы 23 пос- нет ожидаемых логических условий, тупает информация о выполнении ожи- то содержимое поля 5 микроопераций даемого логического условия, код кото2о,регистра 4 микрокоманд поступает рого записан в буферном регистре 13 на первый вход блока элементов И 9.

Вход 21 устройства предназначен При этом на второй вход блока эледля подачи в устройство кода опера- ментов И 9 поступает сигнал с нулевого выхода второго триггера 18, Выход 22 устройства предназначен 2S поскольку в исходном состоянии для выдачи- кодов микроопераций на триггер 18 находится в нулевом управляемые объекты. состоянии. Указанный потенциальный

Вход 23 устройства предназначен сигнал разрешает прохождение индля подачи в устройство информации формации, записанной в поле 5 микроо выполнении ожидаемого логического go операций регистра 4 микрокоманд че- . рез блок элементов И 9. Таким обраСинхронизирующий вход 24 устрой- зом, код микрооперации поступает, ства предназначен для подачи в уст- на выходы 22 микропрограммного устройство тактовых импульсов. ройства управления на исполнение. Из

Группа элементов И 25 узла 14 з - поля 6 ожидаемых логических условий конца ожидания (фиг. 2) предназна в регистре 4 микрокоманд соответст" чена для выдачи сигналов на входы вующая информация поступает на перэлемента ИЛИ 26 только в том случае, вый вход блока элементов И .10. В если на первые входы узла конца ожида- то же время на второй вход блока эления подается код данного ожидаемого 4в ментов И 10 поступает потенциальныи логического условия из буферного ре- сигнал с нулевого выхода триггера гистра 13, а на вход устройства 23 18, а поскольку последний находится поступает информация о выполнении в исходном состоянии, то этот сигнал этого же ожидаемого логического . разрешает прохождение информации, записанной в поле 6 ожидаемых логичес-

Элемент ИЛИ 26 узла 14 конца ожи- ких условий регистра 4, через блок . вания предназначен для выдачи сигна- элементов И 10. Укаэанная информация ла на выход узла 14 конца ожидания поступает при этом на вход форми.только в тех случаях, когда группа рователя 1 адреса и на второй вход элементов И 25 формирует хотя бы блока элементов И 12. один сигнал на его выходах. Из rlollR 7 модификации регистра 4

Микропрограммное устройство управ- соответствующая информация поступает ления работает следующим образом. на первый вход блока элементов И 11.

В исходном состоянии все элемен- Одновременно на второй вход этого ты памяти находятся в нулевом сос- блока элементов И поступает потентоянии. Работа микропрограммного уст- циальный сигнал с нулевого выхода ройства управления начинается по триггера 18. Этот сигнал разрешает и иходу кода операции на его вход прохождение информации из поля 7

21. В соответствии с этим кодом модификации регистра 4 через бл прих

4 з блок

7 9550 элементов И 11 на вход формирователя 1 адреса.

Ввиду того, что рассматривается режим работы микропрограммного устройства управления, когда считывае- $ мые микрокоманды не содержат ожидаемых логический условий, то в поле

8 метки регистра 4 отсутствует признак наличия в данной микрокоманде ожидаемых логический условий (единица). Вследствие этого через блок элементов И 12 на буферный регистр

13 информация с поля 6 ожидаемых логических условий регистра 4 не проходит. Кроме того, и на второй вход элемента И 15 с поля 8 метки регистра 4 информационный сигнал (единица) также не подается. формирователь 1 адреса на основе информации, поступающей на его входы, вырабатывает адрес следующей микрокоманды. Процесс обработки в устройстве сформированного адреса идентичен рассмотренному до тех пор, пока не будет считана микрокоманда, 2$ содержащая ожидаемые логические условия.

В этом случае s поле 8 метки . регистра 4 содержится признак наличия ожидаемых логических условий $в ("единица"). При этом наряду с описанным процессом обработки информации в микропрограммном устройстве управления дополнительно реализуется следующее.

Единица, содержащаяся в поле 8 метки регистра микрокоманд 4, поступает на первый вход блока элементов

И 12, тем самым разрешая прохождение кода ожидаемых логических условий с выхода блока элементов И 10 на первый вход буферного регистра 13. С буферного регистра 13 информация ожидаемых логических условиях выдается на вход узла 14 конца ожидаемых. При этом на выходе узла 14 конца ожидаемых не будет формироваться сигнал до тех пор, пока на его второй вход не поступит информация о выполнении .;данного ожидаемого логического условия со входа 23.

Кроме того, наличие в поле 8 метки регистра 4 единицы обуславливает появление на выходе элемента И 15 управляющего си"нала, так как триг. гер 18 находится в нулевом состоянии $$

Указанный управляющий сигнал устанавливает триггер 16 в единичное состояние. При этом на выходе триг57 8 гера 16 формируется разрешающий сигнал, поступающий на первый вход элемента И 17. Наличие этого сигнала разрешает прохождение через элемент

И 17 тактовых импульсов, поступающих с синхронизирующего входа 24 микропрограммного устройства управления. 1о приходу тактового импульса второй

Элемент И 17 выдает сигнал на единич,ный вход триггера 18 и устанавливает

pro в единичное состояние. Пока тактовый импульс пройдет элемент И 17 установит триггер 18 в единичное состояние, он поступит на тактовый вход блока 3 через элемент И 20.

Тем самым из блока 3 инициируется считывание очередной микрокоманды.

После перехода триггера 18 в единичное состояние на его нулевом выходе прекращает формироваться разре.шающий сигнал, подававшийся ранее на вторые входы блоков элементов

И 9-11 соответственно и на первые входы элементов И 15-20. Одновременно на единичном выходе триггера 18 вырабатывается сигнал, устанавливающий триггер 16 в нулевое состояние. Таким образом, информация о следующей микрокоманде, содержащаяся на регистре 4 микрокоманд, через блоки элементов И 9- 12 не проходит.

Кроме того, отсутствие потенциального сигнала на втором выходе триггера 18 запрещает прохождение тактовых импульсов через элемент И 20 на тактовый вход блока 3. Тем самым запрещается считывание следующей микрокоманды.

С приходом на второй вход. узла

14 конца ожидания информации о выполнении данного ожидаемого логического условия на его выходе формируется сигнал. Этот сигнал устанавливает триггер 18 в нулевое состояние, а с появлением потенциального сигнала на нулевом выходе триггера 18 через элемент И 19 обнуляет буферный регистр 13. Таким образом, следующая микрокоманда, хранящаяся в регистре

4 микрокоманд, начинает обрабатываться согласно алгоритму, изложенному выше.

Таким образом, быстродействие, а следовательно, экономичность предлагаемого устройства повышается,за счет совмещения операции обработки поступающих логических условий и считывания очередной микрокоманды из бло ка памяти.

9. 9550

Формула изобретения

Микропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр микрокоманд, регистр адреса микрокоманд, формирователь адреса и узел конца ожидания, причем вход логических условий устройства соединен с первым входом формирователя адреса, выход которо- 10 го соединен со входом регистра адреса микрокоманд, выход которого соединен с адресным входом блока:памяти микрокоманд,. выход которого соединен со входом регистра микрокоманд, о т - И л и -: а ю щ е е с я тем, что, с, целью -овыщения быстродействия, оно содержит четыре блока элементов И, буферный регистр, четыре элемента И и два триггера, причем вход первого рр блока элементов И является информационным выходом устройства, первые входы блоков элементов И соединены с соответствующими входами регистра микрокоманд, вторые входы первого, второго и третьего элементов И соединены с нулевым выходом первого триггера и первыми входами первого, второго и третьего элементов И, выходы второго и третьего блоков элементов И соединены соответственно со вторым и третьим входами формирователя адреса, выход второго блока элементов И соединен со вторым входом четвертого блока элементов И вы1

57 l0 ход которого соединен с первым входом буферного регистра, группа выходов которого соединена с первой группой входов узла. конца ожидания, второй вход буферного регистра соединен с выходом третьего элемента И, второй вход которого соединен с выходом узла конца ожидания и нулевым входом первого триггера, единичный вход которого соединен с выходом четвертого элемента И, первый вход которого соединен с синхронизирующим входом устройства и вторым входом второго элемента И, второй вход четвертого элемента И соединен с выходом второго триггера, нулевой вход которого соединен с единичным выходом первого триггера, единичный вход второго триггера соединен с выходом первого элемента И, второй вход которого соединен со вторым входом четвертого блока элементов И, тактовый вход .блока памяти микрокоманд соединен с выходом второго элемента И, вторая группа входов узла конца ожидания соединена с разрешающими входами устройства.

Источники информации, принятые во внимание при экспертизе

1.. Авторское свидетельство СССР

N 331387, кл. G 06 F 9/22-, 1972.

2. Авторское свидетельство СССР

N 467350, кл. G 06 F 9/22, 1975 (прототип).