Микропрограммное устройство управления

Микропрограммное устройство управления

Иллюстрации

Показать все

Реферат

 

OR ИСАНИЕ

ИЗО6РЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсиик

Социалистичесиик

Республик ()955058 (61) Дополнительное к авт. свид-ву (Я)М. Кл.

Ст 06 г 9/22 (22) Заявлено 18.11.80 (21) 3231794/18-24 с присоединением заявки М (23) Приоритет

3Ъеударстаанай кемитет.

СССР ав делам взвбретеикй и еткрыткй (53) ДК 681,326 (088.8) ОпубликоваиоЗОЯ8,82. Бюллетень %32

Дата опубликования описаиия30,08.82

;"

В. С. Харченко, А. П. Ппахтеев, Г. Н. Тимонькив и С. Н. Ткаченко (72) Авторы изобретения (7l ) Заявитель (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

Изобретение относится к автоматике и вычислительной технике, в частности к ыноготактным микропрограммным уст-, ройствам управления с контролем функционирования и восстановлением прн сбоях.

Известно микропрограммное устройст-

5 во управления с исправлением ошибок,содержащее блок памяти микропрограмм, регистры адреса и микрокоманд, регистр адреса повтора, триггер, узел контроля и элементы И {1).

Недостаток указанного устройстванизкая экономичность, обусловленная использованием ассоциативного запоминающего устрЬйства дпя хранения контроль ных признаков.

Наиболее близким к предлагаемому по технической сущности и достигаемому положительному эффекту к предлагаемому 20 является микропрограммное устройство управления, которое содержит регистры адреса и микрокоманд блок памяти, блок формирования установочных сигналов и

2 управляемый генератор импульсов, первый вход которого соединен с первым выходом блока памяти, второй выход которого соединен с информационным входом регистра микрокоманд, выход и вход синхронизации которого соединены соответственно с выходом устройства и первым выходом управляемого генератора импульсов, второй выход которого соединен с первым входом блока формирования уста- новочных сигналов, первый выход которо го соединен со входом синхронизации ре- гистра адреса, информационный вход которого соединен с входом адреса устройства (2$.

Недостатком известного устройства является низкая достоверность функцио» пирования, обусловленная отсутствием контроля считывания микрокоманд из бпо ка памяти и выполнения микропрограмм операций, а также восстановления правильного функционирования при сбоях, Бель изобретения - повышение poñòîверности функционирования устройства, 3 9550

Поставленная цель достигается тем, что микропрограммное устройство управпения, содержащее регистр адреса и регистр микрокоманд, блок памяти, блок формирования установочных сигналов и управляемый генератор импульсов, первый вход которого соединен с первым выходом блока памяти, второй выход которого соединен с информационным входом регистра команд, выход которого подкпю- 10 чен к выходу устройства, а вход campoнизации — к первому выходу управляемого генератора импупьсов, второй выход которого соединен с первым входом бпока формирования установочных 35 сигналов первый выход которого соедиI нен с входом синхронизации регистра адреса, информационный вход которого соединен с входом адреса устройства, допопнительно содержит бпок коммутации, накаппивающий сумматор, триггер,. регистр адреса повтора, четыре блока эпементов

И, два блока элементов ИЛИ, элемент НЕ, элемент ИЛИ и дешифратор, причем информационный вход .регистра айреса повтора соединен с выходом регистра адреса и первым входом первого блока эпементов

И, вход синхронизации - с вторым выходом бпока формирования установочных сигналов, выход регистра адреса повтора подкпючен к первому входу второго блока элементов И,.выход которого соединен с первым входом первого бпока элементов ИЛИ, второй вход которого соединен с выходом первого блока элементов

И, выход первого блока эпементов ИЛИ подкпючен к адресному входу бпока памяти, первый, второй, третий и четвертый выходы которого соединены с соответствующими входами блока коммутации, пя.тый и шестой выходы - с первым и вто40 . рым входами дешифратора, стробирующий вход которого подключен к первому выходу управляемого генератора импупьсов. первый и второй выходы дешифратора соединены с одноименными входами эпемен45 та ИЛИ, выход которого соединен с пятым входом блока коммутации, шестой и седьмой входы которого подключены соответственно к третьему и четвертому выходам дешифратора, выход блока коммутации соединен с первым входом третьего бпока элементов И, второй вход которого соединен с выходом второго блока элементов ИЛИ, первый вход которо го подключен к входу погических уоповий 55 устройства, второй вход - через элемент

НГ к третьему выходу дешифратора, второй выход которого соединен со вторым

58 4 входом блока формирования установочных сигнапов, третий вход которого соединен с выходом эпемента и вторым входом управпяемого генератора, импульсов, третий выход блока формирования установочных сигналов соединен с первым входом четвертого блока эпементов И, четвертый выход — с нупевым входом триггера и установочным входом накапливающего сумматора, выход которого подключен к второму входу четвертого бпока эпементов И, выход которого соединен с единичным входом триггера, единичный выход которого соединен с четвертым входом бпока формирования входных сигналов и вторым входом второго блоке элементов И, нулевой выход триггера соединен со вторым входом первого блока элементовИи пятым входам бпокка формирования установочных сигналов.

Блок коммутации содержит шифратор, выходы которого соединены с первыми входами 5 блоков элементов И, выходы которых соединены со входами соответствующих 5 элементов ИЛИ, вторые входы ,5 блоков эпементов И соединены с первым и вторым входами блока, вход дешифратора подключен к выходу (б +1)-го бпока эпементов И, первый вход которого подкпючен к первому входу (9+2)-го блока элементов И и является четвертым входом блока коммутации, третий вход блока коммутации подключен к первому входу (5+3)-ro блока элементов И, второй вход которого соединен с выходом (6+1)-го элемента ИЛИ, первый вход которого соединен с пятым входом бпла коммутации и через первый эпемент задержки с вторым входом (S +2)-го бпо. ка элементов И, выход которого подкпючен к первому входу бпока 5 элементов

ИЛИ, второй вход которого подключен к выходу (5+3)-го бпока эпементов И, третий вход — к выходам 5 элементов

ИЛИ, а выход бпока 5 эпементов ИЛИ является выходом блока коммутации, шестой вход блока коммутации подкшечен к второму входу (5+1)-го эпемента ИЛИ, третий вход которого через второй эпемент задержки соединен с вторым входом (5+1)-ro блока элементов И и явпяется седьмым входом блока коммутации.

Бпок формирования установочных сигналов содержит три эпемента И и три элемента задержки, причем первый вход блока подключен к первому входу первого элемента И, второй вход которого подкпю» чен к пятому входу блока и первому входу второго эпемента И, второй вход кото5 95505 рого через первый элемент задержки подкшочен к второму входу блока и первому входу третьего элемента И, второй вход которого подключен к первому входу блока, выход третьего элемента И через вто. S рой элемент задержки подключен к четвертому выходу блока, третий вход бпо- ка через третий элемент задержки подключен к третьему выходу блока, выход первого элемента И подкпючен к первому 1о выходу блока, выход второго эпемента И подключен к второму выходу блока.

На фиг. 1 изображена функционапьная схема устройства; на фиг. 2 - функционапьная схема бпока коммутации; на 1S фиг. 3 - функциональная схема управляемого генератора; на фиг. 4 - форматы выполняемых микрокоманд.

Микропрограммное устройство управпения (фиг. 1) содержит вход 1 адреса устройства, регистр 2 адреса, регистр

3 адреса повтора, блоки 4 и 5 эпементов И, блок 6 элементов ИЛИ, бпок 7 памяти с выходами 8-13 операционного поля, поля адреса, поля погических усло- 2 вий; поля числа тактов выполнения мик- рокоманды и полн меток, дешифратор 14, элемент ИЛИ 15; бпок 16 - коммутации, вход 17 сигнапов логических условий элемент НЕ 18, блок 19 элементов ИЛИ, регистр 20 микрокоманд, бпок 21 эпементов И, накаппиваюший сумматор 22, эпемент И 23, триггер 24, управпяемый генератор 25, бпок 26 формирования установочных сигнапов, эпемент И 27, эпементы 28 и 29 задержки, эпемент И 30, И элемент 31 задержки и эпемент И 32.

Блок 16 коммутации (фиг. 2) содер-. жит блоки 33 по а .эпементов И, эпементы ИЛИ 34, блок 35 элементов И, шифратор 36, элемент 37 задержки, элемент

ИЛИ 38 блок 39 эпементов И, блок 40

7 элементов ИЛИ, эпемент 41 задержки и блок 42 эпементов И.

Управляемый генератор 25 (фиг. 3) содержит бпок 43 эпементов И, эпемент .

НЕ 44, эпемент ИЛИ 45, генератор 46 тактовых импульсов, формироватепь 47, элемент 48 задержки, эпемент НЕ 49, Ю вычитаюший счетчик 50, эпемент И 51.

Форматы микрокоманд (фиг. 4) содержит операционное попе 8, попе 9 адреса, попе 10 погических условий, попе 11 чиспа тактов выпопнения микрокоманды, попе 1 2 и 1 3 меток.

Предлагаемое устройство работает следующим образом.

8 6

В исходном состоянии регистры, бпоки, сумматор и триггер находятся в нупевом состоянии.

Устройство имеет два режима работы: нормапьное функционирование с контропем, а также восстановпение при обна-ружении сбоев.

В режиме нормапьного функционирования выпопнение микропрограмм осушествпяется спедуюшим образом.

На вход эпемента И 30 поступают единичные сигналы и его единичный выходной сигнап разрешает запись адреса со входа 1 в регистр адреса. По этому адресу, поступающему через бпоки 4 и 6 элементов И и ИЛИ на адресный вход блока 7 памяти считывается микрокоманда на выходы 8-13. Операционная часть микрокоманды записывается с выхода 8 в регистр 20 микрокоманд и поступает на выход устройства. Запись осушествпяется по единичному сигнапу с выхода управляемого генератора. Одновременно дешифратором 14 осушествпяется дешифрование кода меток 12 н 13. Выходные импульсы дешифратора определяют формат считанной микрокоманды. Если считана микрокоманда формата Ф4 и триггер 24 сохраняет нупевое состояние, то единичный сигнал с выхода эпемента И 32 раз-. решает запись в регистр 3 адреса повто ра, с которого можно будет начать восстановление при,сбоях в поспедующих микрокомандах. Еспи на выходе эпемента

ИЛИ 15 появляется единичный сигнап (форматы ФЗ и Ф4), то управпяемый ге нератор 25 настраивается на выпопнение микрокоманды в течение чиспа тактов, заданных кодом на выходе 11 бпока памяти 7. В противном спучае управпяемый генератор настраивается на выпопнение однотактной микрокоманды. После этого сигнап, поступающий на вход эпемента И с выхода управпяемого генератора 25, -становится равным нупю и начинается выполнение микрокоманды. По истечении заданного чиспа тактов на указанном выходе управпяемого генератора вновь появпяется единичный сигнап и повторяются описанные, действия, начиная с момента приема в регистр 2 адреса спедуюшей микрокоманды, В устройстве осушествпяется контропь считывания микрокоманд и выполнение участков микропрограмм в каждом такте считывания многотактных микрокоманд форматов ФЗ и Ф4. С этой цепью с цомошью блока 16 коммутации и накаппивающего сумматора 22 в каждом такте

955058 формируется контрольное соотношение, которое при правильном функционировании в контропьных точках должно быть равно нулю. Формирование контрольного соо ношения осуществляется спедующим обра- 5 зом. Если. считывается микрокоманда формата Фl, то единичный ампупьс второго выхода дешифратора 14 вызывает подачу на выход бпока коммутации одну из комбинаций разрядов выходов 8 и 9, зада to ваемую кодом на выходе ll, и с некото- рой задержкой — контропьный код выхода

10 бпока 7 памяти. Эти коды проходят без изменения через бпок 21 эпементов

И и суммируются сумматором 22.. На 1 выходах всех эпементов ИЛИ блока 19 в этом такте находятся единичные сигнапы, определяемые единичным выходным сигнапом эпемента НЕ 18.

Еспи считывается микрокоманда вез ур вления (формат Ф2), то соответствующим выходным импупьсом дешифратора 14 на входе блока 16 коммутации обеспечивается подача кода проверяемых логических усповий с выхода 10 на выход эпемента 2S

НЕ 18. При этом нулевой сигнап и сигнапы логических усповий через бпок 1 9 элементов ИЛИ поступают на вход блока

21 элементов И. Таким образом, на вход сумматора 22 в этом такте поступает код проверяемых погических условий, модифицированный сигнапами погических условий со входа 17. Это поэвопяет об, наруживать ошибки при ветвпениях.

При считывании многотактных микрокоманд форматов ФЗ и Ф4 на выходе эпе» мента ИЛИ 15 возникает импульс, вызываюший подачу на выход бпока 16 коммутации контрольного кода с выхода 10 бпока 7 памяти и с некоторой задержкойкода с выхода 11. Эти коды беэ изменений проходят через бпок 2 1 элементов

И на вход сумматора 22 и суммируются с его содержимым. Затем на вход эпемента И 23 с выхода элемента ИЛИ 15 поступает импульс опроса состояния сумматора 22, задержанный эпементом 29. задержки блока 26 формирования установочных сигналов. Еспи состояние сумма-. тора 22 нулевое, что соответствует отS0 сутствию сбоев, то триггер 24 остается в нупевом состоянии и устройство продопжает нормапьно функционировать. Если же при опросе состояние сумматора

22 не нулевое, что свидетепьствует о происшедшем сбое с момента предыдушеSS го контропя, то триггер 24 устанавливает ся B единичное состояние и устройство переходит в режим восстановпения.

Нулевой сигнал на нулевом выходе триггера 24, поступаюший на входы эпементов И 30 и 32, не разрешает запись адреса спедуюшей микрокоманды в регистр 2, а при считывании микрокоманды формата Ф4 новый адрес повтора в регистр 3 из регистра 2 также не перезаписывается. Адресный вход блока 7 памяти через блоки 5 и 6 эпементов И и

ИЛИ соединяется с выходом регистра 3 адреса повтора. Осушествпяется считывание микрокоманды формата Ф4 по адресу иэ регистра 3. Так как триггер 24 находится в единичном состоянии, то единичный. имлупьс с выхода 3 дешифратора

14 вызывает появление импульса на выходе элемента И 27. Элемент 28 задержки задерживает этот. импупьс до момента окончания процессов установпения и опроса состояния сумматора 22 и затем уста-. навпивает его и триггер 24 в нупевое состояние. Адресный вход. блока 7 памяти при этом снова подключается к выходу регистра 2 через открытые эпементы И . бпока 4 и блока 6 эпементов ИЛИ. Тем самым осуществляется восстановпение исходного состояния средств контропя и осушествпяется выполнение участка микропрограммы, на котором произошел сбой, Поспе заданного числа попыток восстановпения фиксируется отказ с помошью схем (не показаны).

Потактовое формирование контропьного соотношения, позвопяет контропировать считывание микрокоманд иэ блока памя-; ти, обнаруживать ошибки при ветвпениях, а также пропуски ипи выпопнение лишних микрокоманд на всех участках микропрограмм. Это позвопяет сушественно повыить достоверность функционирования устройства.

Ф орму па изобретения

1. Микропрограммное устройство управпения, содержащее регистр адреса и регистр микрокоманд, бпок памяти, бпок формирования установочных сигнапов и управпяемый генератор импупьсов, первый вход которого соединен с первым выходом блока памяти, второй выход которого соединен с информационным входом регистра микрокоманд, выход которого подкпючен к выходу устройства, а вход синхронизации - к первому выходу управпяемого генератора импульсов, второй выход которого соединен с первым входом бпока формирования установочных сигнапов, первый

955058 выход которого соединен с входом синхронизации регистра адреса, информационный вход которого соединен с входом адреса устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности S функционирования устройства, оно допопнитепьно содержит бпок коммутации, накаппивающий сумматор, триггер, регистр адреса повтора, четыре блока эпементов

И, два бпока эпементов ИЛИ, эпемент

НЕ, элемент ИЛИ и дешифратор, причем информационный вход регистра адреса повтора соединен с выходом регистра aa-. реса и первым входом первого бпока эпементов И, вход синхронизации — с вторым 1S выходом блока формирования установочных сигналов, выход регистра адреса повтора подключен к .перваму входу второго блока эпементов И, выход которого сое-: динен с первым входом первого блока эпе-3О .ментов ИЛИ, второй вход которого соединен с выходом первого бпока эпементов

И, выход первого блока эпементов ИЛИ подкпючен к адресному входу бпока памяти, первый, второй, третий и четвертый выходы которого соединены с соответствующими входами блока коммутации, пятый и шестой выходы - с первым и вторым входами дешифратора, стробируюший вход которого подкпючен к первому выходу управпяемого генератора импупьсов, первый и второй выходы дешифратора соединены с одноименными входами эпемента ИЛИ, выход которого соединен с пятым входом бпока коммутации, шестой и

3S седьмой входы которого подкпючены соответственно к третьему и четвертому выходам дешифратора, выход бпока коммутации соединен с первым входом третьего блока элементов И, второй вход которого соединен с выходом второго бпока эпементов ИЛИ, первый вход которого под- . .ключен к входу логических условий устройства, второй вход через эпемент НЕк третьему выходу дешифратора, второй . 43 выход которого соединен с вторым входом блока формирования установочных сигна,:лов, третий вход которого соединен с вы.ходом эпемента ИЛИ и вторым входом управляемого генератора импупьсов, третий выход бпока формирования установочных сигналов соединен с первым входом четвертого блока элементов И, четвертый выход — с нулевым входом триггера .и установочным входом накаппивающего сумматора, выход которого подключен к вто- рому входу четвертого блока эпементов

И, выход которого соединен с единичным входом триггера, единичный выход которо10

ro соединен с четвертым входом бпока формирования входных сигналов и вторым входом второго бпока эпементов И, нупевой выход триггера соединен с вторым входом первого блока элементов И и пятым входом блока формирования устано- .. вочных сигналов.

2. Устройство по и. 1, о т п и ч аю ш е е с я тем, что блок коммутации содержит шифратор, выходы которого соединены с первыми входами S бпоков элементов И, выходы которых соединены с входами соответствующих эпементов

ИЛИ, вторые вхож б бпоков эпементов

И соединены с первыми и вторым входами блока, вход шифратора подкпючен к выходу (6+1)-го блока эпементов И, .первый вход которого подкпючен к первому входу (5+2)-го блока элементов И и явпяется четвертым входом бпока коммутации, третий вход бпока коммутации подключен к первому входу (5+3)-го блока элементов И, второй вход которого соединен с выходом (5+1)-го эпемента

ИЛИ, первый вход которого соединен с пятым входом бпока коммутации и через первый эпемент задержки с вторым .входом (S+2)-го бцока эпементов И., выход. которого подключен к первому входу бпока 5 элементов ИЛИ, второй вход ко горого подключен к выходу (9+3)-го бпо ка элементов И, третий вход — к выхо дам S эпементов ИЛИ, а выход бпока элементов ИЛИ явпяется выходом бпока коммутации, шестой вход бпока коммутации подкшочен к второму входу (5+1}-го элемента ИЛИ, третий вход которого через второй эпемент задержки соединен с вторым входом (S+1)- ro бпока эпементов И и является седьмым BxolloM бпока коммутации.

3. Устройство по и. 1, о т п и ч аю щ е е с я тем, что бпок формирования установочных сигнапов содержит три эпемента И и три эпемента задержки, причем первый вход бпока подключен к первому входу первого эпемента И, второй вход которого подкцючен к пятому входу блока и первому входу второго эпемента И, второй вход которого через первый эпемент задержки. подкпючен к ... второму входу блока и первому входу третьего эпемента И, второй вход которого подкпючен к первому входу блока, выход третьего эпемента И через второй эпемент задержки подкпючен к четвертому входу блока, третий вход блока через третий элемент задержки подкпючен к третьему выходу блока, выход первого

11 955058 12 элемента И подключен к первому выходу 1. Авторское свидетельство СССР блока, выход второго элемента H boa- М 741267, кл. С 06 Г 9/22, 1980. ключен к второму выходу бпока. 2. Авторское свидетепьство. СССР

Источники информации,, % 616629, кп. Q 06 F.9/22, 1978 принятые во внимание при экспертизе S (прототип).

955058

Составите пь Логачова

Редактор Л. Пчепинская Техред А. Ач. Корректор Е. Рашко

Заказ 6438/53 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по депам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Фипиап ППП Патент, r. Ужгород, уп, Проектная, 4