Вычислительное устройство

Вычислительное устройство

Иллюстрации

Показать все

Реферат

 

(iii955099

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К, АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социапистичеснии

Республик (61) Дополнительное к авт. свил-ву— (22) Заявлено 22. 04. 80, (21) 2925699/18-24 с присоединением заявки М— (23)Приоритет ..(5! )М. Кл.

G 06 С 7/12

9кударетееаный камнтет

СССР ав делам «зееретеннй н открытий

Опубликовано 30.08.82 Бюллетень М 32 (53) УДК 681 ° 335 (088.8) Дата опубликования описания 30 . 06 . 82.(72) Автор изобретения

В. В. Аристов

1 ), „,„...,„„, 3 ь:!i .Ir)ъ ° j..н i. (7l ) Заявитель

Институт электродинамики АН Украинской (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано в аналоговых и комбинированных вычислительных и моделирующих устройствах и системах.

I 5

Изыестны аналого-цифровые функциональные преобразователи универсального типа, содержащие резисторы, операционные усилители, кодоуправляемые линейные и ключевые схемы, генераторы, цифровые блоки и т. и. (1) .

Основными недостатками их являются сложность аппаратуры и управления, низкая точность эа счет квантования

15 и в целом пониженное быстродействие.

Наиболее близким к заявляемому по функциональному назначению, принципу действия и технической сущности является вычислительное устройство, состоящее из набора взаимосвязанных одинаковых решающих блоков и блока управления. Настройка на заданную функцию осуществляс ся подачей кодового сигнала на входы управления решающи х блоков . Выполнение функцио, нального преобразования в известном устройстве осуществляется аналоговым способом после подачи на соответствующие входы вычислительного устройст. ва значений операндов в виде напряжений (2J .

Расширение набора генерируемых функций в нем осуществляется увеличением количества решающих блоков, сосоединяемых определенНым образом.

При этом с ростом количества решающих блоков увеличивается их сложность за счет увеличения числа входных цепей (коммутаторов). Кроме того, путем такого усложнения не удается pac .ширить диапазон аргументов генерируемых функций и сформировать ряд новых типов функций, например степен" ных. Кроме того, известное устройство имеет недостаточную точность и быстродействие.

95509

Цель изобретения — повышение точности вычисления, повышение быстродей ствия и расширение диапазона изменения входных сигналов.

Поставленная цель достигается тем, что в вычислительное устройство, содержащее группу решающих блоков, каждый из которых состоит из трех сумматоров, блока умножения и трех коммутаторов, управляющие входы ко- 1в торых являются группой управляющих входов решающего блока и подключены к группе входов задания кода операции вычислительного устройства, а выходы коммутаторов подключены к входам пер-, 1 ,вого сумматора, выход которого подключен к первому входу блока умножения, второй вход блока умножения является первым информационным входом решающего блока, а выход блока умно- рц жения соединен с первыми входами вто" рого и третьего сумматоров, второй вход второго сумматора является вто)рым информационным входом каждого ре шающего блока группы и подключен к д соответствующему информационному вхо ду группы информационных входов вычислительного устройства а выход второго сумматора подключен к второму входу третьего сумматора, к сиг- ЗО нальному входу первого коммутатора этого решающего блока и к сигнально-. му входу второго коммутатора следую.щего решающего блока группы, сигналь ный вход третьего коммутатора каждо35 го решающего блока соединен с выхо. дом. второго сумматора следующего решающего блока группы, а выход третьего сумматора является выходом решающего блока и подключен к группе выхо- О дов группы решающих блоков, введены дополнительные группы решающих блоков, выполненных аналогично решающим блокам основной группы, и управляемый инв ртор, информационный вход которого является информационным, а управляющий вход - управляющим входом вычислительного устройства, а выход подключен к первым информационным входам решающих блоков всех групп, групп управляющих входов решающих бло ков дополнительных групп соединены с группой входов задания кодов операции вычислительного устройства, причем выход каждого решающего блока

% .каждой группы подсоединен к второму информационному входу соответствую" щего решающего блока следующей группы, а выходы решающих блоков послед9 4 ней дополнительной группы являются группой выходов вычислительного устройства.

На фиг. 1 изображена блок-схема предлагаемого вычислительного устройства; на фиг. 2 - функциональная схема решающего блока вычислительного устройства. . Вычислительное устройство (фиг. 1) содержит последовательно соединенные по основным входам и выходам и групп

1 решающих блоков, состоящих из одинаковых решающих блоков 2, а также управляемый инвертор 3. Выход управляемого инвертора 3, входы которого являются информационным 4 и управляющим 5 входами вычислительного устройства, соединен с первыми информационными входами 6 всех решающих блоков

2, группа входов 7 задания кодов операции вычислительного устройства соединена с управляющими входами решающих блоков 2. Выходы решающих блоков 2 являются группой 8 выходов групп решающих блоков 1, причем вторые информационные входы первой группы решающих блоков являются группой йнформационных входов 9 вычислительного устройства.

Управляемый инвертор 3- выполнен а виде сумматора 10, суммирующий вход которого непосредственно, а вычитающий вход с коэффициентом передачи два через коммутатор 11 соедйнен с информационным входом 4 вычислительного устройства..Управляющий вход коммутатора ll является управляющим входом 5 устройства, а выход сумматора 10 является выходом управляемого инвертора 3 и соединен с пер" выми информационными входами решающих блоков 2 группы.

Решающий блок 2 (фиг. 2) содержит

Первый сумматор 12, второй сумматор, 13, третий сумматор 14, блок 15 ум ножения и коммутаторы 16. Выход пер:вого сумматора 12 является входом ре шающего блока 2, второй выход которого соединен с первым входом первого сумматора 12, выходом второго сумматора 13, и через первый коммутатор

16 - с одним из входом третьего сумматора 11, остальные входы которого через соответствующие коммутаторы 16 соединены с выходами других решающих блоков 2 группы. Первый вход блока 15 умножения является первым информаци955099 (4) .(5) реализуется

2 в каждой т. е. И2 решающих

Н я — r

Ф

2 (3) I

S k Sin Ry и т. д. И наконец, 5 онным входом решающего блока 2, управляющий вход которого по шине соединен с группой входов 7 задания кода вычислительного устройства. Выход третьего сумматора 14 соединен с вторым входом блока 15 умножения.

Последовательность работы предлагаемого устройства состоит в-:задании .по входу 7 задания кода операций в виде уровней напряжения кода операций 10 в задании по всем информационным входам вычислительного устройства значений операндов в виде соответствую.щих величин напряжений и снятии результатов в виде напряжений на выхо- 15 дах предлагаемого устройства после окончания переходных процессов.

Работа предлагаемого устройства оказывается на следующих соотношени- 20 ях.

В каждом решающем блоке 2 реализуются уравнения

" =" - + е ; РЕ,;, (1) а с где У.„иед ;-соответствуют напряжениям соответственно на, первом и втором выходах решающих блока 2;

S — переменная, задаваемая в виде напряжения на первом входе блока 15 умножения;

Pg" — элемент кода операции, j1 задающий через вход 4 задания кода операции состояние коммутатора 16 решающего блока 2, при40 чем )Е„ принимает одно из трех значений: О, +1 или -1 (для получения значения вЕ = -1 необходиве,— мо инвертирование выходов второго сумматора 13, т. е. второй сумматор

13 имеет парафазный выход).

Выход S управляемого инвертора 3 определяется уравнением где k — переменная, задаваемая по информационному входу 4 вычислительного устройства;

R — управляющая переменная, задаваемая по управляющему входу вычислительного устройства.

Выходные переменные нелинейного квазианалога описываются рекурреятчыми соотношениями м е * е е" м ;Р - У1, " 5 + t .

1 Л (=1 12

° ° ° м

1к = Y;„-» е, p<1к . к

Пример 1. Операции поворота вектора

Y = Z

Y = 2 51пКос+ 2 СозКос в предлагаемом устройстве с двумя решающими блоками группе решающих блоков 1, при этом количество групп блоков 1 равно

Задавая на первый вход 6 вычислительного устройства операнд Z<, а на второй вход 9 вычислительного устройства операнд Zg, устанавливая зна- чения кода операций Р = -l, p<. 1 и вводя R ) О и значение Н по информационному входу вычислительного уст ройства, равное после переходного процесса будет поЭ луче но

У < Z< - Иг(2г+ Угя) °

Ы

0(Уг„2г, + tg (Z + Уц )

1 или, после преобразования, Y1 Z

Уг< Z„S f n C, + Z> Cosa, °

Ь также, продолжая аналогично, Yig 2 5ов2се - 22Sin2a

У 2- 2 51пйоС+ Z

У1к -. 21СОВКМ- 2

Уг„. 2< S inK + 2

7 9550 т. е, Y k = У и Yqq = Y, что соот- ветствует искомой операции поворота вектора (5).

Наличие К наборов решающих блоков

1 в. вычислительном устройстве позво- 5 ляет расширить диапазон изменения аргументов в К раз, т. е. операция поворота вектора может быть осущест влена плавно на величину угла от 0 до К,, превышающую несколько периодов.

Изменение кодов операций приводит к коммутации потоков информации в вычислительном устройстве, а тем самым и к изменению вида выполняемых опера- 3 ций.

Предлагаемое устройство - аналоговый решающий блок с цифровым заданием кода операций - является многофункциональным элементом с широкими опе- 20 рационными возможностями. Оно может быть использовано как автономное устройство, так и как часть аналоговых и гибридных вычислительных, моделирующих и управляющих устройств и си- 33 стем. При его использовании в качестве квазианалога цифро-аналоговых микропроцессоров существенно расширяются их функциональные возможности

При реализации в однокорпусном 36 интегральном исполнении, потр®бность которых по стране составляет десятки тысяч штук в год, экономический эффект составит не менее нескольких миллионов рублей.

35 формулб азобретения

8ычислительное устройство, содержащее группу решающих блоков, каждыи из которых состоит из трех сумматоров, блока умножения и трех коммутаторов, управляющие входы которых являются группой управляющих входов решающего блока и подключены к группе входов задания кода операции вычислительного устройства, а выходы коммутаторов подключены к входам nepcot-o сумматора, выход которого подключен к первому входу блока умножения, второй вход блока умно- жения является первым информационным

99 8 входом решающего блока, а выход блока умножения соединен с первыми входами второго и третьего сумматоров, второй вход второго сумматора является вторым информационным входом каждого решающего блока группы и подключен к соответствующему информационному входу группы информационных входов вычислительного устройства, а выход второго сумматора подключен к второму входу третьего суммматора, к сигнальному входу первого коммутатора этого решающего блока и к сигнальному входу второго коммутатора следующего решающего блока группы, сигнальный вход третьего коммутатора каждого решающего блока соединен с выходом второго сумматора следующего решающего блока группы, выход третьеiso сумматора является выходом решающего блока группы, о т л и ч аю щ е е с я тем, что, с целью повышения точности вычисления, повышения быстродействия и расширения диапазона изменения входных сигналов, в него введены дополнительные группы решающих блоков, выполненных аналогично решающим блокам основной группы, и управляемый инвертор, информационный вход которого является информационным, а управляющий вход - управляющим входом вычислительного устройства, а выход подключен к первым информационным входам решающих блоков всех групп, группы управляющих входов решающих блоков дополнительных групп соединены с группой входов задания кода операции вычислительного устройства, причем выход каждого решающего блока каждой группы подсоединен к второму информационному входу соответствующего решающего блока следующей группы, а выходы решающих блоков последней дополнительной группы являются группой выходов вычислительного устройства.

Источники информации, принятые во внимание при экспертизе

1. Справочник по вычислительной технике. Под ред. Г. Е. Пухова. Киев

1 Техника, l975 °

2. Авторское свидетельство CCCP по заявке Р 2887481/!8-24, кл. G 06 3 3/00, 25.02.80.

955099

Составитель С.; Белан

Редактор С. Тараненко Техред M.Тепер Корректор А. Гриценко

Заказ 6439/55

Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по деЛам изобретений и открытий

113035, Иосква, N-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г Ужгород, ул. Проектная, 4