Устройство для передачи сигналов приращений

Устройство для передачи сигналов приращений

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К .. АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1955163

Союз Соввтсинк

Соцнвпнстнчвсинн

Респубпнн (61) Дополнительное к авт. свип-ву

{5.l )lN. Кл. (22)Заявлено 05.01.81 (21) 3230041/18-24 с присоединением заявки М 08 С 19/28

5кударстмнан6 квинтет

СССР ло делам нза6ретанн0 и открытий (23) приоритет

Опубликовано 30.03.82. Бюллетень М 32 (53) УДК 621.398 (088.8) Дата опубликования описания 30..08.82 (?23 Автор.. изобретения

P.Т.Сафаров

Г

4 ь . (Ленинградский электротехнический инсти т связи,, им. проф. И.А. Бонч-Бруевича (71) Заявитель (4) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ СИГНАЛОВ

ПРИРАЩЕНИЙ

Изобретение относится к телеметрии и может быть использовано для передачи непрерывныхссообщений в системах связи.

Известно устройство для передачи разностных сигналов, содержащее анализатор знака, преобразователь аналог-код, сумматор, формирователь выходных сигналов, синхронизатор, коммутатор, элемент ИЛИ, элемент задержки и управляющий блок. Устройство позволяет передавать сигна" лы приращения таким образом, что при передаче одинаковых посылок как на передающей, так и на приемнойт: стороне вес.т -й посылки удваивается по сравнению с весом (i-1)-й посылки того же знака, а после смены знака (качества) посылки вес посылки начинается с 1: ), Недостатком устройства является относительно большая дисперсия сшиб" ки перегрузки (динамической ошибки).

Известно также устройство для пе" редачи сигналов приращения, которое содержит преобразователь аналог " код, блок вычитания, сумматор, фор-.

$ мирователь сигналов, синхронизатор, триггер, матричный коммутатор, блок задержки, блок сравнения. Устройст" во, измеряя разность 44 между входным цифровым и восстановленным квантованным Л.р сигналами, определяет знак разности ("+", "-" или "0"), а также определяет, когда разность вХ меньше удвоенного значения дель- ., та-сигнала, т1оступившего в сумматор

15 в предыдущей тактовой точке. В момен" ты t;, когда nA=O или аА меньше удвоенйого веса предыдущей дельта-по сылки, в канал связи посылается сиг" нал О. При других соотношениях пере20 даются положительные или отрицатель ные весовые посылки (23.

Устройство удовлетворительно работает .только при передаче медленно меняющихся процессов.

3 95516

Наиболее близким по технической сущности к предлагаемому является устройство для передачи информациу, содержащее генератор синхросигналов, преобразователь аналог - цифра, сумматор, анализатор знака, Формирователь сигналов, матричный коммутатор, . реверсивный счетчик, логический переключатель, выходы преобразователя аналог - цифра соединены с первым 10 входом анализатора знака, вторые входы которого соединены с выходами сумматора, три выхода анализатора знака соединены с выходами логического переключателя, из них два выхода соединены также со входами формирователя сигналов и первыми входами матричного коммутатора, выходы которого соединены с сумматором, вторые входы подключены к выходам ревер- р0 сивного счетчика, входы которого соединены с выходами логического переключателя, генератор синхросигналов подключен к управляющим входам пре. образователя аналог — цифра, суммато- р5 ра, матричного коммутатора и реверсивного счетчика. В этом устройстве логический переключатель выполнен на элементах ИЛИ, триггерах,элементах ЗАПРЕТ.

В устройстве в момент t; сравниваются цифровой сигнал Л ц /(t; ) и восстановленный s сумматоре сигнал

Лц(с; ) и вырабатывается сигнал "+"

СЛЛ(С,")=Хц(С;)-Аь(с,„) 03, "-"ГЛ („) (0), "0 (a.À (t„) =0 . Если в процессе передами скачка функции дц (t<), .с

1 помощью дельта-сигналов, нарастающих по двоичному закону, в момент величина Xg(t„ „) оказывается боль40 ше величины Ац (t; ), то с тактовой точки t; начинают передаваться дельта-посылки противоположного знака с убыванием веса по сравнению с посылкой противоположного знака, передан4 ной в точке t., Например, скачок величиной 10 передается в виде следующих сигналов:

10=1+2+4+8-4-2+1 (3 ).

Недостатком устройства является относительно невысокая точность изза большой дисперсии ошибки на участках медленного изменения передаваемых функций °

Цель изобретения - повышение точности устройства за счет обеспечения малой дисперсии ошибок перегрузки как для быстрых, так и для медленно

3 4 изменяющихся передаваемых параметров, а также получение энергетического выигрыша.

Поставленная цель достигается тем, что в устройство для передачи сигналов приращений, содержащее генератор синхросигналов, выход которого соединен с управляющими входами блока определения знака приращений и аналого-цифрового преобразователя, информационный вход которого соединен со входом устройства, выходы аналого-цифрового преобразователя соединены:.с первыми информационными входами блока определения знака приращений, вторые информационные входы которого соединены с выходами сумматора, первый выход блока олреде" ления знака приращений соединен с первым входом логического переключа" теля, второй выход — с вторым входом логического переключателя и первым входол коммутатора, третий выходс третьим входом логического переключателя и вторыл1 входом коммутатора, выходы которого соединены с первыми входами сумматора, первый второй и третий выходы логического переключателя соединены с первыми входами реверсивного счетчика, выходы которого соединены с третьими входами ком.мутатора и формирователь выходных

;сигналов, выход которого соединен с выходом устройства, введен элемент задержки, вход которого подключен к выходу генератора синхросигналов, выход элемента задержки соединен с первым входом Формирователя выходных сигналов, вторыми входами сумматора и реверсивного счетчика и четвертым входом коммутатора, четвертый и пятый выходы блока определения знака приращений соединены соот<ветственно с четвертым- и пятым входами логического переключателя, четвертый и пятый выходы которого соединены с вторым и третьим входами формирователя выходных сигналов. Логичес" кий переключатель выполнен на элементах И, ИЛИ и триггерах, выход первого элемента ИЛИ соединен с первыми входами второго элемента ИЛИ и первого триггера, второй вход которого соединен с выходом третьего элемента ИЛИ, выход второго элемента ИЛИ соединен с первым входом второго триггера, выход первого триггера соединен с первыми входами первого эле" мента И и третьего триггера, выход

5 <155 второго триггера соединен с первыми входами второго элемента И и четвертого триггера, вторые входы третьего и четвертого триггеров объединены и подключены к выходу четвертого we- S мента ИЛИ, первые выходы третьего и четвертого триггеров соединены с вто" рыми входами соответственно первого ,и второго элементов И, выходы которых соединены с входами пятого эле- lo мента ИЛИ, вторые выходы третьего и четвертого триггеров соединены с входами третьего элемента И, входы первого элемента ИЛИ подключены к первому и второму входам логическа- 1З го переключателя, первый вход третьего элемента ИЛИ и второй вход второго триггера объединены и подключены к третьему входу логического переключателя, вторые входы вто- щв рого и третьего элементов ИЛИ и первый вход четвертого элемента ИЛИ объединены и подключены к четвертому входу логического переключателя, третьи входы второго и третьего элементов ИЛИ и второй вход четвертога элемента И объединены и подключены к пятому входу логического переключателя, выходы четвертого элемента ИЛИ, пятого элемента ИЛИ, тре.тьего элемента И, первого и второго триггеров подключены соответственно к первому, второму, третьему, четвертому и пятому выходам логического переключателя. зз

На фиг, l изображена структурная схема предлагаемого устройства; на фиг. 2 - временные диаграммы работы устройства.

Устройство содержит (фиг. 1) генератор 1 синхросигналов, аналого40 цифровой преобразователь 2 (ЯЦП), сумматор 3, блок 4 определения знака приращений, формирователь 5 выходных сигналов, матричный коммутатор 6, реверсивный счетчик 7, логический переключатель 8 и элемент 9 задержки.

Логический переключатель 8 выпол-. нен на элементах ИЛИ .10-14, триггерах 15-18,: элементах И 19, 20 и 21.

Устройство работает следующим образом.

В тактовые моменты времени (фиг. 2.1) производится сравнение цифрового сигнала Хц(t;), вырабатываемого ЯЦП 2, и восстановленного по дельта-посылкам сигнала Л6(с-Т/2), где С вЂ” интервал между дельта-посылками. При этом вырабатываются пять

163 6 сигналове "+"(б Л (С;))О), "-"(ЬЛ (С1)<

<01; "0"(ьл(с;)=О); ","(дЛ (с;)

7611)1 < (ьл (tl)-< л1-„1, где д А (t; )=Хц(С1)-Л (С; - ь/2), ь; „ — вес последней посылки, предшествующей точке t;. В результате по этим сигналам в момент tl+7 /2 (фиг.2.2) передается очередной дельта-сигнал, который поступает также в сумматор

3. На фиг. 2 показаны положительные, отрицательные и нулевые дельта-сигналы.

С помощью сигналов "+" """ "О"

Э t t

" " и "<" в логическом переключателе

:8 вырабатывается четыре вида различных страбирующих импульсов (фиг. 2,4, 2,5; 2.6 и 2.7), которые служат для формирования промежуточных страбов (фиг. 2.8; 2,9, 2.10; 2.11) и стробов (фиг, 2.12, 2.13) для управления работой реверсивного счетчика 7, на вход которого подается также строб (фиг. 2. 11) для сброса счетчика на нуль. Страбы 2.3 и ?.4 (фиг. 2) подаются на.входы формирователя 5 выходных сигналов, В течение этих страбав с выхода устройства в канал связи поступают положительные и отрицательные посылки.

Как видно из временной диаграммы

2.3 (фиг. 2), в канал связи передают. ся сигналы:

i+2+4+0+1+2+4-2+1+0- 1-2-4+2+0- 1-2+

+0+0+0+1+2-1+0+0+1+2+0+l+0+0+ ° ..

Нулевые посылки, обозначенные крестиком на фиг. 2.3, соответствуют разности ь Л (t; ) < л; „.. В соответствии с принятым ал оритмом после нулевой посылки вес очередной посылки равен

2 =l. После смены знака вес очеред" о най посылки в два раза меньше веса предыдущей посылки.

Предлагаемый алгоритм может быть легко реализован в системах с дискретной и непрерывной передачей сигналов. При дискретном методе передачи устройства обеспечивает получение энергетического выигрыша за счет пауз при медленных изменениях передаваемых функций.

Логический переключатель 8 работа" ет следующим образом. RS-триггер 18 . запускается сигналами "+" и "> которые поступают на входы элемента .

ИЛИ 10, а возвращается в исходное состояние сигналами "0" или "-", поступающими на входы элемента ИЛИ 11 (фиг. 2.4, 2.5, 2,7). RS"òðèããåð 15 запускается сигналом ".-", а возвра

7 9551 щается в исходное состояние сигналами "0", "<", "+" и " " которые поступают на его вход с выхода элемента

ИЛИ 12 (фиг. 2.4, 2.5, 2,6, 2.7), RS-триггер 16 запускается сигналами, поступающими с выхода элемента ИЛИ 13, возвращается в исходное состояние сигналами, поступающими с выхода триггера 18 (фиг. 2.8, 2.9), RS-триг- .гер 17 вырабатывает стробы 2.10 и )6

2;11 (фиг. 2), С помощью элементов

И 20 и 19 и выходного элемента ИЛИ 14 вырабатываются стробы 2.12 (фиг. 2), в течение которых в реверсивном счетчике 7 происходит сложение. 15

На выходе элемента И 21 получаются стробы (фиг. 2,13), в течение которых в счетчике 7 происходит вычитание (каждый импульс, поступивший в счетчик 7 в течение данного стро- 20 ба, уменьшает записанное число на еди- ницу) °

Таким образом, предлагаемое устройство за счет адаптации к входной. передаваемой функции позволяет"умень- З шить дисперсию ошибки перегрузки как для быстро меняющихся, так и для медленно меняющихся функций, т.е. повышается точность устройства. Кроме того, устройство обеспечивает no- o лучение энергетического выигрЪша, Формула изобретения

Устройство для передачи сиг налов приращений, содержащее генератор синхросигналов, выход которого соединен с управляющими входами блока определения знака приращений и аналого-цифрового преобразователя, информационный вход которого соеди" нен с входом устройства, выходы аналого-цифрового преобразователя сое —, динены с первыми информационными вхо» дами блока определения знака приращений, вторые информационные входы которого соединены с выходами сумматора, первый выход блока определения знака приращений соединен с первым

56 входом логического переключателя, второй выход - с вторым входом логи че с кого пе реключа теля и первым входом коммутатора, третий выход - с третьим входом логического переключателя и вторым входом коммутатора, выходы которого соединены с первыми входами сумматора, первый, второй и третий выходы логического пере63 8, 1 ключателя соединены с первыми вхо- дами реверсивного счетчика., выходы которого соединены с третьими входами коммутатора, и формирователь выходных сигналов, выход которого соединен с выходом устройства, о тл и ч а ю щ е е с я тем, что, с це" лью повышения точности устройства, в него введен элемент задержки, вход которого подключен к выходу генератора синхросигналов, выход элемента задержки соединен с первым входом формирователя выходных сигналов, вторыми входами сумматора и реверсивного счетчика и четвертым входом коммутатора, четвертый и пятый выходы блока определения знака приращений соединены соответственно с четвертым . и пятым входами логического переключателя, четвертый и пятый выходы которого соединены с вторым и третьим входами. формирователя выходных сигналов, 2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что логический переключатель выполнен на элементах

И, ИЛИ и триггерах, выход первого элемента ИЛИ соединен с первыми входами второго элемента ИЛИ и первого триггера, второй вход которого соединен с выходом третьего элемента

ИЛИ, выход второго элемента ИЛИ coe" динен с первым входом второго триггера, выход первого триггера соединен с первыми входами первого элемента И и третьего триггера, выход второго триггера соединен с первыми входами второго элемента И и четвертого триггера, вторые входы третьего и четвертого триггеров объединены и подключены к выходу четвертого элемента

ИЛИ, первые выходы третьего и четвертого триггеров соединены с вторыми входами соответственно первого и второго элементов И, выходы которых соедпнены с входами пятого элемента ИЛИ, вторые выходы третьего и четвертого триггеров соединены с входами третьего элемента И, входы первого элемента ИЛИ подключены к первому и второму входам логического переключателя, первый вход третьего элемен, та ИЛИ и второй вход второго триггера объединены и подключены к тре". тьему входу логического переключателя, вторые входы второго и третьего элементов ИЛИ и первый вход четвертого элемента ИЛИ объединены и

9 подключены к четвертому входу логического переключателя, третьи входы второго и третьего элементов ИЛИ и второй вход четвертого элемента И объединены и подключены к пятому входу логического переключателя, выходы четвертого элемента ИЛИ, пятого элемента ИЛИ.,третьего элемента И,. первого и второго триггеров под ключены соответственно к первому, второму, третьему, четвертому и пя955163 10 тому выходам логического переключателя.

Источ ники и нформации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 527834, кл. H 04 L 25/00, 1975.

2. Авторское свидетельство СССР

М 577697, кл. H 04 1 25/02, 1976.

3. Авторское свидетельство СССР

1в .N 547812, кл. G 08 с 19/28, 1976 ,(прототип). 955163

О +

59 Тираж 2 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 акаэ

Рйлиап ППП Патент, г. Уагород, ул. Проектная, Составитель Н.Бочарова

Редактор МаЯнович Техред ЕаХаритончик Корректор Ю.Макаренко