Устройство для считывания информации из ассоциативной памяти

Устройство для считывания информации из ассоциативной памяти

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗО Р ТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт, саид-еу(22) Заявлено 05.01. 81 (21) 3229540/18-24 tS1) M. Ktl з

G- 11 С 15/00

G 11 С 7/00 с присоединением заявки ¹â€”

Государственный комитет

СССР по делам изобретений и открьпий (23) Приоритет—

f 3) УДК 681. 327 (088. 8) Опубликовано 300882. Бюллетень ¹ 32

Дата опубликования описания 30. 08. 82

B. М. Трусфус, С. Л. Тахаутдинова и P. Р. икмухаметдй

h (72) Авторы изобретения

Казанский ордена Трудового Красного Знамени авиационный институт им. A. A. Туполева (71) Заявитель (5 4 ) УСТРОЙСТВО ДЛЯ СЧИТЫВАНИЯ ИНФОРМАЦИИ

ИЗ АССОЦИАТИВНОЙ ПАМЯТИ

Изобретение относится к запоминающим устройствам и может быть использовано для считывания информации из ассоциативного запоминающего устройства и при обработке управляющей ин5 формации.

Известно устройство для считывания информации из ассоциативной памяти, содержащее последовательно соединен-. ные элементы цепи очередности, входы которых подключены к выходам соответствующих индикаторов совпадения, причем элементы цепи очередности состоят иэ набора элементов И, ИЛИ, НЕ (13. .15

Недостатком этого устройства явля- ется низкое быстродействие, связанное с последовательным прохождением сигнала запроса через элементы цепи очередности ° 20

Из известных устройств наиболее близким техническим решением к предлагаемому является устройство для считывания информации из ассоциативной памяти, содержащее входные МДП-транзисторы, выходные МДП-транзисторы, дополнительные МДП-транзисторы и блок выработки признака ответа, причем истоки входных транзисторов соединены с соответствующими словарными шинами, затворы выходных транзисторов подключены к соответстэующим адресным шинам, а источники — к шине нулевого уровня, стоки дополнительных транзисторов соединены с соответствующими адресными шинами опроса, истоки с одноименными адресными шинами, а затворы дополнительных транзисторов, стоки выходных транзисторов и входы блока выработки признака ответа подключены к соответствующим словарным шинам.

В этом устройстве считывание слов, составляющих многозначный ответ, организовано в порядке убывания адресов, Выявление очередного слова и формирование его адреса реализуется последовательно с помощью поразрядного опроса адресных шин устройства, начиная со старшего разряда. Далее, это слово из рассмотрения исключается и цикл опросов повторяется для слова с адресом, следующим по убыванию за только что выявленным 325.

Недостатком данного устройства является низкое быстродействие, так как для выявления каждого слова, входящего в многозначный ответ, необходимо последовательно опросить каждый разряд адреса.

955203

Цель изобретения — повышение быстродействия устройства за счет организации параллельного опроса всех разрядов адреса.

Поставленная цель достигается тем, что в устройство для считывания инфор-5 мации из ассоциативной памяти, содержащее запоминающие и переключающие

МДП-транзисторы, группы входных и выходных МДП-транзисторов по числу разрядов адреса, причем истоки запоми— нающих, стоки выходных и затворы входных и переключающих транзисторов подключены к соответствующим словарным шинам, истоки выходных транзисторов соединены с шиной нулевого 15 потенциала, стоки переключающих тран зисторов объединены и являются одним из входов устройства, истоки переключающих транзисторов объединены и являются выходом устройства, стоки входных транзисторов подключены к соответствующим поисковым шинам, истоки входных и затворы выходных .транзисторов первой и последней групп соединены с одноименными адресными 25 шинами, введены дополнительные переключающие транзисторы, затворы которых подключены к истокам соответствующих входных и затворам соответствующих выходных транзисторов групп, кроме первой и последней, стоки дополнительных переключающих транзисторов соединены с соответствующими поисковыми шинами„ а истоки — c одноименными адресными шинами.

На фиг. 1 изображена принципиальная схема устройства для считывания информации иэ ассоциативной памяти, содержащей, например восемь слов (т.е. для числа разрядов адреса, равного трем)) на фиг. 2 — вариант той 4О же схемы для случая, когда достаточ-. но выявить адрес лишь одного из слов, входящих в многозначный ответ.

Устройство для считывания информации из ассоциативной памяти (фиг. 1)45 содержит запоминающие МДП-транзисторы 1.1-1.8, три группы входных МДПтранзисторов 2-13, три группы выходных МДП-транзисторов 14-25, дополнительные переключающие МДП-транэисто- 50 ры 26 и 27, переключающие МДП-транзисторы 28.1-28.8, образующие блок

29 выработки о вета, словарные шины

30, адресные шины 31-33, используемые при опросе, адресные шины 34-36, используемые для формирования адресов считанных слов. Блок 29 имеет выход

37, являющийся выходом устройства.

У "тройство (фиг. 1) работает следующим образом. О

В начале работы на транзисторы

1.1-1.8 подают сигналы из соответствующих ячеек памяти (не показаны), удовлетворяющих заданному критерию поиска и составляющих многозначный 65 ответ. Соответствующие транзисторы

1.1-1.8 открываются и через них происходит заряд одноименных словарных шин 30. Словарные шины 30 в устройстве расположены в порядке возрастания их кода адреса, т.е. от 000 до 111. После этого транзисторы

1.1-1.8 закрываются.

Предположим, что в многозначный ответ входят второе, пятое и седьмое слова, т.е. после опроса памяти оказываются заряженными словарные шины 30 с номерами 010, 101 и 111.

Транзисторы 28,2, 28.5 и 28.8 блока

29, затворы которых подключены к словарным шинам с номерами 010, 101 и

111, открыты и на выходе 37 устанавливается потенциал "признак ответа — 1".

Далее в шины 31-33 параллельно подают сигнал опроса, который через открытые транзисторы 3 и 5 проходит в шину 34 первого разряда адреса, через открытый транзистор б — на затвор транзистора 26 и через открытый транзистор 9 — на затвор транзистора 27.

Транзисторы 26 и 27, реализующие логи" ческую функцию ИЛИ, открываются и :е— рез них сигнал опроса проходит в шину 35 второго разряда. Через открытые транзисторы 12 и 13 сигнал опроса проходит в шину 36 третьего разряда.

Транзисторы 16, 21 и 23 открываются и через них происходит разряд паразитных конденсаторов словарных шин

30 с номерами 010 и 101. После опроса только один паразитный конденсатор словарной шины 30, соответствующий седьмому слову, сохранил предварительный заряд, а на шинах 31-33 был сформирован код адреса этого слова 111.

Аналогично организуют следующий опрос устройства, предварительно исключив выбранное седьмое слово иэ рассмотрения, в результате котороГо выявляется пятое слово и формируется код его адреса 101, и т.д.

Для случая, когда достаточно выявить адрес лишь одного из слов, входящих в многозначный ответ, оборудование устройства существенно сокращается (фиг. 2), В данном случае устройство обеспечивает формирование на адресных шинах 34-36 адреса слова с максимальным адресом из слов, входящих в многозначный отлет. Однако заряженными после опроса устройства могут оставаться не одна, как в первом варианте, а.несколько,. словарных шин 30. Например, если в многозначный ответ входят второе и третье слова

I на адресных шинах будет сформирован код адреса 011, а предварительный заряд сохраняет обе словарные шины, и поэтому отсутствует возможность исключения из рассмотрения третьего слова., чтобы в следующем опросе сформировать адрес второго слова.

955203

Формула изобретения

Реализация в предлагаемом устройстве параллельного опроса всех разрядов адреса повышает быстродействие устройства по сравнению с прототипом.

Устройство для считывания инФормации иэ ассоциативной памяти, содержащее запоминающие и переклочаюшие МДПтранзисторы, группы входных и выходных МДП-транзисторов по числу разрядов адреса, причем истоки запоминающих, стоки выходных и затворы входных и переключающих транзисторов под- 15 ключены к соответствующим словарным шинам, истоки выходных транзисторов соединены с шиной нулевого потенциала, стоки переключающих транзисторов объединены и являются одним из входов устройства, истоки переключающих транзисторов объединены и являются выходом устройства, стоки входних транзисторов подк почены к соот ветствующим поисков:-г . шинам, истоки входных и затворы выходных транзисторов первой и последней групп соединены с одноименными адресными шинами, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит дополнительные переключающие тганзисторы, затворы которых подключены к истокам соответствующих входных и затворам соответствующих выходных транзисторов групп, кроме первой и последней, стоки дополнительных переключаю их транзисторов соединены с соответствующими поисковыми шинами, а истоки — c одноименными адресными шинами.

Источники инФормации„ принятые во внимание при экспертизе

1. Кохонен Т. Ассоциативная память. N., "Мир", 1980, с. 51-73.

2. Авторское свидетельство СССР

Р 497636 кл. С 11 C 15/00, 1974 (прототип).

955203 — — — 1 29

Составитель В. Рудаков

Редактор H..Ãðèøàíîíà Техредй.Надь Корректор N. Немчик.

Заказ 6448/61 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", r. Ужгород, у †. ПроеКтная, 4