Устройство для защиты информации в блоках памяти при отключении питания

Устройство для защиты информации в блоках памяти при отключении питания

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик пщ955211 (6! ) Дополнительное к авт. свид-ву (22) Заявлено 19 ° 01 ° 81 (21) 3238856/18-24 с присоединением заявки М (23) Приоритет—

Опубликовано 300882 ° Бюллетень М9

Дата опубликования описания 30.08.82

151 } М. Кд. з (11 С 29/00

Государственный комитет

СССР по делам изобретений и открытий

153) УДК 681. 327 (088. 8) M. Г. Евстафьев, М. И. Фомин, Ю. В. Швалев, и Э. П, Твеленев (72) Авторы изобретения (71) Заявитель (54 J УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ИНФОРМАЦИИ В БЛОКАХ

ПАМЯТИ ПРИ ОТКХПОЧЕНИИ ПИТАНИЯ

Изобретение относится к запоминающим устройствам.

Известно устройство для защиты информации в блоках памяти при отключении питания, в котором используется вспомогательный батарейный источник питания, включенный по буферной схеме (1).

Недостатком этого устройства яв- 10 ляется низкая надежность.

Из известных устройств наиболее близким техническим решением к предлагаемому является устройство для защиты информации в блоках памяти при отключении питания, содержащее резервный источник питания, схему переключения внешнего источника питания на резервный источник, вход сигнала

"Выбор микросхемы", и выполнено на интегральных схемах биполярной и комплиментарной металл-диэлектрикполупроводник технологии (2).

Недостатком этого устройства является низкая надежность вследствие искажения информации в режиме разблокировки из-за прохождения сигнала помехи на вход сигнала "Выбор микросхемы" устройства.

Цель изобретения — повышение надежности устройства.

Поставленная цель достигается тем, что в устройство для защиты информации в блоках памяти при отключении питания, содержащее резервный источник питания, переключатель, формирователь сигналов блокировки и формирователи выходных сигналов, причем выход резервного источника питания и первый выход формирователя сигналов блокировки соединеньь соответственно с первым и вторым входами переключателя, выходы которрго подключены1 к входам первого формирователя выходных сигналов, введены формирователь сигналов разблокировки, триггеры и элементы ИЛИ-HF. причем один из входов первого элемента ИЛИ-НЕ подключен к второму выходу формирователя сигналов блокировки, выходы первого элемента ИЛИ-HE и формирователя сигналов раэблокировки соединены соотвеT ственно с одними иэ входов первого триггера, инверсный выход которого подключен к одному из входов второго элемента ИЛИ-HF., выход которого и прямой выход первого триггера соединены соответственно с одними из входов второго триггера, выход которого подключен к входу втотзого формирователя выходных сигналов, другие входы

955211 триггеров и элементов ИЛИ-НЕ соединены с выходами переключателя, управляющие входы элементов ИЛИ-НЕ янляются адресными входами устройства.

На чертеже изображена функциональная схема устройства. 5

Устройство содержит резервный источник 1 питания, переключатель 2, формирователь 3 сигналов блокировки, управляющие входы 4, предназначенные для подачи сигнала "Выбор микросхемы" 19 вход 5 внешнего источника питания, формирователь б сигналов разблокировки, первый 7 и второй 8 триггеры, первый 9 и второй 10 элементы ИЛИ-НЕ, первый формирователь 11 выходных сиг- 5 налов, управляющий входоМ питания блока памяти, и второй формирователь

12 выходных сигналов, упранляющий выбором микросхемы блока памяти.

Устройство работает следующим образом.

Если уровень сигнала, поступающего от внешнего источника питания по входу 5, становится ниже определенного уровня, формирователь 3 вырабатывает сигнал, который поступает на вход элемента ИЛИ-HE 9, а переключатель 2 переключает питание устройства и блоха памяти на резервный источник

1, например батареи питания. Если в это время на вход элемента ИЛИ-НЕ поступает сигнал "Выбор микросхемы" с входа 4, то по спаду этого сигнала происходит блокировка сигнала на выходе Формирователя 12, если же сигнал на входе 4 отсутствует, то блоки- 35 ранка выхода формирователя 12 осуществляется фронтом сигнала, поступающего с выхода формирователя 3. При восстановлении величины сигнала "Включение внешнего источника" на входе 5 4Р происходит разблокировка сигнала "Выбор микросхемы" на выходе формирователя 22 при совпадении фронтов сигналов, поступающих с входа 4, выхода формирователя 3 и выхода формировате- 45 ля б, осуществляющего задержку сигнала "Включение внешнего источника питания". Переключатель 2 при этом переключает питание блока памяти и устройства на ннешний источник питания.

Таким образОМ, за счет введения триггеров 7 и 8 и Формирователя б исключается возможность прохождения сигналов помехи на выход формирователя 12

И шины выбора микросхемы блока памяти в переходных режимах при отключении внешнего питания, что повышает надежность защиты информации в блоке памяти.

Технико-экономическое преимущество предлагаемого устройства заключается н его более высокой надежности по сравнению с прототипом. формула изобретения

Устройство для защиты информации в блоках памяти при отключении питания, содержащее резервный источник питания, переключатель, формирователь сигналов блокировки и формирователи выходных сигналов, причем выход резервного источника питания и первый ныход формирователя сигналов блокировки соединены соответственно с первым и вторым входами переключателя, выходы которого подключены к входам первого формирователя выходных сигналов, о т л и ч а ю щ ее с я тем, что, с целью повышения надежности устройства, оно содержит формирователь сигналов разблокиронки, триггеры и элементы ИЛИ-НЕ, причем один из входов первого элемента ИЛИНЕ подключен к второму выходу Формирователя сигналов блокировки, выходы первого элемента ИЛИ-HE и формирователя сигналов разблокиронки соединены соответственно с одними из входов первого триггера, инверсный выход которого подключен к одному из входов второго элемента ИЛИНЕ, выход которого и прямой выход первого триггера соединены соответственно с одними из входан второго триггера, ныход которого подключен к входу второго формирователя выходных сигналов, другие входы триггеров и элементов ИЛИ-.НЕ соединены с выходами переключателя, управляющие входы элементов ИЛИ-НЕ являются адресньгли входами устройства.

Источники информации принятые во внимание при экспертизе

1. Патент ФРГ Р 2713169, кл. G 11 С 7/00, опублик. 1978.

2. Electronic Engineering Р 631, 1979, с. 119, 955211

Составитель Т. Зайцева

Редактор Н. Гришанова Техред М.Надь Корректор М. Демчик

Заказ 6448/61 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Филиал ПЙП "Патент", г. Ужгород, ул. Проектная, 4