Устройство для анализа неисправностей эвм

Устройство для анализа неисправностей эвм

Иллюстрации

Показать все

Реферат

 

Оп ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советски и

Социалистические

Республик

«i>957213 (6I ) Дополнительное и авт. саид-ву (5l )M. Кл.

G 06 F 11/16 (22) Заявлено 15.01.81 (21) 3235994/18-24 с присоединением заявки М

1Ъеудвретекниый комитет СССР ио делам изаоретеиий и открытий (23) Приоритет

Опубликовано 07.09.82. Бюллетень N 33 (53) УД К681. ,326.7 (088.8}

Дата опубликования описания 07.09.82 (72) Авторы оданов, В. Н. Никифоров, В. Б. Путилов и И. Г. Макеев (54) УСТРОЙСТВО ДЛЯ АНАЛИЗА

НЕИСПРАВНОСТЕЙ ЭВМ

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля функциониро1 вания систем передачи данных, в состав которых входят ЭВМ, а также для анализа причин возникновения неисправностей и анализа последствий, к которым приводит возникновение неисправности.

Известно устройство для фиксации сбоев, содержащее регистр памяти, элементы ИЛИ, группу элементов И, дешифратор„счетчик, выходной регистр, реле времени, элемент НЕ, генератор импульсов и формирователь (1 ) .

Недостатком устройства является то, что фиксация неисправности происходит только в момент возникновения сбоя, не фиксируются сигналы, предшествующие сбою, что затрудняет анализ причин, rrpaaogsugmc к сбою, а также не фиксируется то работа ЭВМ или значительной системы после возникновения сбоя, так как некоторые виды сбоев или неисправностей исправляются или корректируются.

Наиболее близким к предлагаемому

sansercs устройство для анализа причин неисправности ЭВМ, содержащее последовательные сдвиговые регистры. для записи поступающих с определенной частотой управляюших сигналов, параллельные сдвиговые регистры дня записи с определенной частотой выюдных сигналов регистров, синхронизируккцие переключатели, с помошью которых устанавливает« ся режим записи информации в регистры либо режим вывода информации из регистра, и устройство для визуальной индикации содержимого регистров Г2).

Недостаток устройства состоит в том, что запись информации происходит только до появления сигнала о сбое, в то время как некоторые виды сбоев или неисправностей исправляются или корректируются контрольной аппаратурой. Запись информации происходит тспько с определенной частотой (дискретной), что не позволяет наиболее полно использовать информационный объем сдвиговых

30

3 95721 регистров. Устройство производит запоминание информации по сигналу любого . сбоя, даже случайного, и требуется вмешательство оператора дпя того, чтобы привести устройство в исходное состояние. Указанные недостатки ограничивают функциональные возможности устройства.

Uemü изобретения — расширение функциональных возможностей устройства за счет запоминания состояния ЭВМ до сбоя и после него с последующим многоI кратным воспроизведением.

Поставленная цель достигается тем, что в устройство для анализа неисправностей ЭВМ, содержащее блок индикации, первый и второй блоки памяти, первый и второй коммутаторы, причем выходы первого и второго коммутаторов подключены к информационным входам соответственно первого и второго блоков памяти, первые группы информационных входов первого и второго коммутаторов являются группой информационных входов устройства, введены группа формирователей импульсов, элемент ИЛИ, генератор импульсов, счетчик времени, счетчик импуль» сов, дешифратор, первый и второй триггеры, первый и второй элементы И, первый н второй элементы И-НЕ, первый и второй переключатели, причем группа информационных входов устройства соединена с входами группы формирователей импульсов, выходы которых соединены с соответствукицими входами элемента ИЛИ, выход элемента ИЛИ соединен с входом синхронизации генератора импульсов и входом синхронизации счетчика времени, выход счетчика времени соединен с первым входом первого переключателя, выход первого элемента И соединен с так- 40 товым входом первого блока памяти, выход второго элемента М соединен с тактовым входом второго блока памяти и со счетным входом счетчика импульсов, выходы которого соединены с входами де шифратора, выход которого соединен с единичным входом первого триггера, единичный выход которого соединен с управляющими входами первого и второго коммутаторов, нулевой выход первого триггера соединен с первыми входами первого 0 и второго элементов H-HE, выходы которых соединены с первыми входами сосггветственно первого и второго элементов

И, вход начальной установки устройства соединен с вторым входом первого переключателя, выход которого соединен с установочным входом счетчика импульсов, с нулевым входом первого триггера и с

3 4 единичным входом второго триггера, нулевой и единичный выходы которого соединены с вторыми входами соответственно первого и второго элементов И-НЕ, вход сигнала ошибки устройства соединен с нулевым входом второго триггера и с установочным входом счетчика времени, выход генератора импульсов соединен с вторыми входами первого и второго элементов И, вход которого переключателя подсоединен к шине логического нуля, а выход соединен с входом установки режима генератора импульсов, группа информационных выходов первого блока памяти соединена с второй группой информационных входов второго коммутатора, группа информационных выходов второго бпока памяти соединена с второй группой информационных входов первого коммутатора и с информационными входами блока индикации.

На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 — вариант счетчика времени.

Устройство для анализа неисправностей ЭВМ содержит блок 1 индикации, который может в частном случае представлять собой многолучевой осциллограф, первый и второй блоки 2 и 3 памяти, представляющие собой и параллельных цепей, число параллельных цепей будет определять число контролируемых сигналов ЭВМ, а длина цепей (количество разрядов сдвигового регистра) будет опредепяь объем информации, хранимой в запоминающем устройстве, к информационным входам блоков памяти 2 и 3 подключены соответственно первый и второй коммутаторы 4 и 5, причем при подаче на управляющие входы коммутаторов 4 и 5 потенциала логического нуля коммутаторы 4 и 5 пропускают информацию с информационных входов уст-. ройства на информационные входы блоков памяти. При подаче на управляющие входы коммутаторов 4 и 5 потенциала . логической единицы выходы блока 2 памяти через коммутатор 5 подключаются к входам блока 3 памяти, а выходы блока 3 памяти через коммутатор 4 подключаются к входам блока 2 памяти.

Устройство содержит также группу формирователей 6 импульсов и элемент

ИЛИ 7, служащие для выделения импульса из переднего фронта какогопибо входного сигнала, счетчик 8 импульсов, дешифратор 9, первый триггер 10, первый элемент И-НЕ 11, второй элемент

И-НЕ 12, второй триггер 13, счетчик

5 9572

14 времени, первый элемент И 15, вто-рой элемент И 16, генератор 17 импульсов, служащие для управления работой устройства, первый переключатель 18 и второй переключатель 19, задающие режим работы устройства, вход 20 начальной установки устройства и вход 21 си гнала ошибки уст ройс тва.

Счетчик 14 времени, один из вариантов выполнения, структурной схемы кот< И рого представлен иа фиг. 2, содержит генератор 22, делитель 23, элемент НЕ

24, элемент И 25, вход сигнала ошибки

26, вход синхронизации 27 и выход 28.

До прихода сигнала об ошибке, счетчик, t5

14 времени находится в следующем состоянии. На выходе делителя 23 присутствует уровень логической единицы, кото.рый после инвертора 24 запирает генератор 22, запрещая его генерацию и запре- 20 шает прохождение импульсов с входа 27 на выход 28. После поступления сигнала об ошибке на вход 26 счетчика 14 времени делитель 23 обнуляется, на выходе его появляется логический ноль, который 25 пройдя инвертор 24 разрешает работу генератора 22 и открывает элемент И 25, прочуская импульсы с входа 27 на выход 28. После заполнения делителя 23 и появления на его выходе логической еди- З0 ницы, генератор 22 останавливается и элемент И 25 запрещает дальнейшее прохождение импульсов с входа 27 на выход 28 счетчика 14 времени.

Устройство работает следуюшим образом.

До прихода сигнала об ошибке устройство находится в следуюшем начальном состоянии (это начальное состояние может быть задано специальным сигналом начальной установки, который подается на вход 20 начальной установки устройства) первый триггер 10 находится в нулевом состоянии„второй триггер 13 в единич45 ном состоя щи. Потенциал, снимаемый с единичного выхода первого триггера

10, включает первый и второй коммутаторы 4 и 5 таким образом, что информационные сигналы от группы информацион$0 ных входов устройства поступают на информационные входы блоков 2 и 3 памяти. Однако сдвигаюшие импульсы поступают только на тактовый вход первого блока 2 памяти, так как положительный потенциал с нулевого выхода первого триггера 10 и положительный потенциал с единичного выхода второго триггера

13 образуют на выходе второго элемен- та И-НЕ 12 запрещающий (нулевой) потенциал, препятствуюши и прохождеHmo сдвиговых импульсов от генератора 17 к второму блоку 3 памяти. Сдвиговые импульсы от генератора 17 импульсов поступают на тактовый вход первого блока

2 памяти потому, что на втором входе первого элемента И-НЕ 11 присутствует потенциал логического нуля, следовательно на втором входе первого элемента

И 15 будет потенциал логической единицы и импульсы, от генератора 17 импульсов будут поступать на тактовый вход первого бпока 2 памяти. Таким образом в этот период времени информация будет записываться только в первый блок 2 памяти. В момент прихода сигнала об ошибке или сбое на вход 21 сигнала ошибки устройства второй триггер 13 перебрасывается этим сигналом в нулевое состояние, тем самым переключается поступление сдвигаюцщх импульсов с первого бпока 2 памяти на второй блок

3 памяти, так как закрывается первый элемент И 15 и открывается второй элемент И 16. Информация начинает записываться только во второй блок 3 памяти. Импульсы с выхода втор1го элемента И 16 начинают поступать также на счетный вход счетчика 8 импульсов.

Счетчик 8 импульсов подсчитывает количество записанных во второй блок 3 памяти бит информации. Дешифратор 9 определяет момент полного заполнения второго блока 3 памяти и в этот момент перекгпочает в единичное состояние первый триггер 10, который в свою очередь подает нулевой потенциал на первый и второй элементы И-НЕ Il и 12, блокируя действие второго триггера 13, а также переключает первый и второй коммутаторы 4 и 5 таким -образом, чтобы выходы первого блока 2 памяти подключаются через коммутатор 5 к входам второго блока 3 памяти подключаются через коммутатор 4 ко входам блока 2 памяти. Информация начинает циркулировать по кольцу и появляется возможность на блоке 1 индикации просмотреть периодически повторяющуюся картину до момента сбоя и реакцию ЭВМ после сбоя.

Генератор 17 импульсов вырабатывает последовательность сдвигатащих импульсов в двух возможных режимах в зависимости от положения второго переключателя 19. В первом режиме генератор 17 импульсов вырабатывает импульсы, частота повторения которых определяется дискретом входной информации. Это обес7 9572 печивается следующим образом. Формирователи 6 импульсов вырабатыванхг импульсы из передних фронтов входных сигналов. Выходы фбрмирователей 6 импульсов объединены элементом ИЛИ 7. Сигнал с выхода элемента ИЛИ 7 поступает на вход синхронизации генератора 17 импульсов, синхронизируя его по фазе и подстраивая по частоте, Если например на информационных входах устройст- О ва будет постоянно присутствовать логический нуль или логическая единица, то генератор 17 импульсов будет генерировать частоту, установленную предыдущим периодом входного сигнала. При появле- 15

BHH сигналов на информационных входах устройства генератор снова подстроитоя по фазе и частоте под период входного сигнала. Вторым режимом работы генератора 17 импульсов является режим щ умножения частоты входного сигнала.

Вторым режимом работы генератора 17 импульсов является режим умножения частоты входного сигнала, Таким образом устройство при первом режиме рабо- д ты 17 генератора позволяет записывать дискрет входной информации в соответствующий разряд сдвиговых регистров на которых построены блоки 2 и 3 памяти.

Этим режимом максимально используетс объем памяти. При втором режиме работы генератора 17 импульсов каждый дискрет входной информации записывается в несколько разрядов сдвигового регистра. Число этих разрядов будет совпадать

35 с коэффициентом умножения частоты ге-. нератора 17 импульсов. При этом режиме работы в блоках 2 и 3 памяти запоминается меньшее количество информациир но появляется вОзмОжнОсть для анализа во времени различных сигналов, т.е. можно будет провести динамический анализ ситуаций, предшествунмцих сбойной ситуации и реакции ЭВМ на сбойную ситуацию, При помощи первого переключа45 тели 18 можно установить два возмож-ных режима начальной установки. При первом режиме начальной установки сигнал начальной установки, Определяющий момент начала записи, подается извне и поступает на вход 20 начальной уста56 новки у-стройства. Переход из режима непрерывной записи входных сигналов в режим индикации происходит gpH поступ лешги сигнала об ошибке на вход 21 сигнала ошибки устройства. Во втором

55 режиме начальной vcTBHQBKH сигнал О начальной установке будет поступать с выхода счетчика времени.

13 8

Таким образом, применение предлагаемого устройства позволяет расширить рункциональные возможности в части анализа причин возникновения неисправности ЭВМ, позволяет записывать информацию о состоянии ЭВМ как до появления сбоя, так и после него. Устройство позволяет записЪ|вать логические уровни входных и выходных сигналов от ЭВМ в режиме внешней синхронизации, а также оценивать временные характеристики входных сигналов в режиме умножения частОты, Формула изобретения

Устройство для анализа неисправностей ЭВМ, содержащее блок индикации, первый и второй блоки памяти, первый и второй коммутаторы, причем выходы первого и второго коммутаторов подключены к информационным входам соответственно первого и второго блоков памяти, первые группы информационных входов первого и второго коммутаторов являются группой ин4ормационных входов устройства, о т л и ч а ю щ е е с я тем, чго, с целью расширения функциональных возможностей устройства за счет запоминания состояния ЭВМ до сбоя и после него с последующим многократным воспроизведением, в устройство введены . группа формирователей импульсов, элемент

ИЛИ, генератор импульсов, счетчик времени, счетчик импульсов, дешифратор, первый и второй триггеры, первый и второй элементы И, первый и второй элементы И-НЕ, первый и второй переключатели, причем группа информационных входов устройства соединена с входами группы формирователей импульсов, выходы которых соединены с соответствующими входами элемента ИЛИ, выход элемента ИЛИ соединен с входом синхронизации генератора импульсов и входом синхронизации счетчика времени, выход счетчика времени соединен с первым входом первого переключателя, выход первого элемента И соединен с тактовым входом первого блока памяти, выход второго элемента И соединен с тактовым входом второго блока памяти и со счетным входом счетчика импульсов, выходы которого соединены с входами дешифратора, выход которого соединен с единичным входом первого триггера, единичный выход которого соединсн с управляющими входами первого и второго коммутаторов, нулевой вькод первого триггера соединен с первыми вхо9 М72 дами первого и второго элементов И-НЕ., выходы которых соединены с первыми вхолами соответственно первого и вторс го элементов И, вход начальной установ-, ки устройства соединен с вторым входом 6 первого переключателя, выход которого соединен с установочным входом счетчика импульсов, с нулевым входом первого триггера и с единичным входом второго триггера, нулевой и единичный выходы которого соединены с вторыми входами соответственно первого и второго элементов -HE, вход сигнала ошибки устройства соединен с нулевым входом вто рого триггера и с установочным входом счетчика времени, выход генератора импульсов соединен с вторыми входами первого н второго элементов И, вход

13 10 второго, переключателя подсоединен х шине логического ну%я, а выход соединен с входом установки рехама генератора импульсов, группа информационных выходов первого блока памяти соединена с второй группой информанионных входов второго коммутатора, группа ииформа ционных выходов второго блока памяти соединена с второй группой информапиои ных входов первого коммутатора и с иа. формапионными входами блока индикапии, Источники инфармашщ, принятые во. внимание при экспертиее

1. Авторское сйидетельство СССР

М 601695, кл. G 06 F 11100, 1978.

2. Заявка Японии И 53-30579, кл. Й 06Р ll/00, 1978 (прототип).

9572 13

Составитель В. Путилов

Редактор И. Тыкей Техред С.Мигунова Корректор,М. Коста

Заказ 6600/38 Тираж 731 Подщсное

ВНИИПИ Государственного ксмитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушскан наб., д. 4/5

Филиал ППП "Патент, r. Ужгород, ул. Проектная, 4