Устройство для вычитания по модулю

Устройство для вычитания по модулю

Иллюстрации

Показать все

Реферат

 

1 (1)959067

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву

1 (22) Заявлено 081" 80 (21) 3213273/18-24 И1М. Кл.

G 06 F 7/49 с присоединением заявки № (23) Приоритет

Государственный комитет

СССР по делам изобретений и открытий Опубликовано 150982. Бюллетень ¹ 34 (S3) УДК 681. 325 (088.8) Дата опубликования описания 150982

В.A. Краснобаев, A.Â. Королев и Б.И.,Сергеев ! .и - -, ., ° (72).Авторы изобретения (71) Заявитель

I (54) УСТРОЙСТВО ДЛЯ ВЫЧИТАНИЯ ПО МОДУЛЮ

Изобретение относится к вычисли-" тельной технике.

Известно устройство для сложения чисел в системе остаточных классов, содержащее двоичные матрицы сложения, группы элементов ИЛИ, блок упраВления, комбинационные схемы, группу элементов И и соответствующие связи j1).

Недостаток устройства — большое количество оборудования.

Наиболее близким к предлагаемому является отличительный сумматор-вычитатель. в системе остаточных классов, содержащий три двоично-десятичных операидных дешифратора с выходными кодовыми шинами, первый из которых соединен с входами первой группы ключевых схем, выходы которых связаны с входами соответствующих входных вентильных сборок, второй дешифратор выходами подключен к соответствующим входам формирователей, входы первого . и второго дешифраторов соединены с шиной управляющего сигнала, выходную вентильную сборку и импульсные усилители выходных сигналов, а .также координатно-узловые трансформаторы, пассивную кодовую линейку. и вторую группу ключевых схем, причем выходы входных вентильных сборок и формировате/ лей соединены через соответствующие первичные обмотки координатно-узловыл трансформаторов, вторичные обмотки которых Соединены с соответствующими входами выходных вентильных сборок, выходы этих вентильных сборок связаны с первой группой входов пассивной кодовой линейки, которая по второй группе входов соединена с выходами второй группы ключевых схем, соеди- . ненных по входам и соответствующими выходными шинами третьего дешифратора, выходы пассивной кодовой линейки соединены с соответствующими входами импульсных усилителей выходных сигналов (2).

Однако это устройство характеризуется большим количеством оборудования.

Цель изобретения — уменьшение объема обору)сования.

Поставленная цель достигается тем, что устройство для вычитания по модулю, содержащее первый и второй де25 шифраторы, входы которых являются входами операндов устройства, первую .и вторую группы ключей, первую и вторую группы, элементов ИЛИ, первый коммутатор, содержит выхолной ре30 гистр, сумматор по модулю явам, третью

959067

Т а б л и ц а 1

1 1 11 11

4 5 6 7 8

9 10

1 О

2 10

1 2 3 4

5 6

4 5

3 4

2 3

1 2

0 1

10 0

9 10

8 9

Ф

10

5 7

6 6

7 6

8 . 4

9 3

10

7 8 9

10 группу элементов ИЛИ, девять элементов ИЛИ, восемь элементов И, второй коммутатор, причем i-й и(Р— i - 1)-A выходы дешифраторов (i - 0,1,2, P-1; P — модуль) подключены соответственно к перному и второму входам

J-го элемента ИЛИ (j = 1,2,..., (Р-1)/2 при Р— нечетном, j = 1,...,P/2 при Р— четном j соответственно первой и второй группы, первая группа М -х выходов (й = О, 1, 2,..., Р-1/2 при 10

P - нечетном, = О, 1, 2,...,Р/2 при,Р— четном) соответственно первого и второго дешифраторон подключена к входам соответственно первого и второго элементов ИЛИ, выходы которых15 подключены соответственно к первому и второму входам сумматора по модулю два, вторая группа 1.-х выходов (P-11/2+1,..., P 1 при P — нечетном, г = Р/2+1,...,Р-1 при Р -четном 2ц соответственно первого и второго дешифраторов подключена к входам соответственно третьего и четвертого элементов ИЛИ, выходы которых подключены соответственно к третьему и чет- 25 вертому входам сумматора по модулю два, выходы элементов ИЛИ первой и второй групп подключены к первым вхо.дам соответствующих ключей первой и второй группы, вторые входы которых объединены и подключены к выходам соответстненно первого и второго элементов И, первые .входы которых подключены соответственно к нулевому и единичному выходам сумматора по модулю два, а вторые входы объединены и являются управляющим входом устройства, выходы ключей первой и второй группы подключены соответственно к первой и второй группам входон соответственно первого и второго комму- 40 таторов, j-e выходы первого и второго коммутаторов подключены к соответствующим входам пятого элемента ИЛИ и соответстненно к первым и третьим нходам j-x элементов ИЛИ третьей группы, (Р-j)-е выходы первого и второго коммутаторов подключены к. соответствующим входам шестого элемента ИЛИ и соответственно к вторым и четвертым входам j-х элементов ИЛИ третьей группы, первые входы третьего и пятого, четвертого и шестого элементов И попарно объединены и подключены к выходам соответственно пятого и шестого элементов ИЛИ, вторые входы третьего, четвертого, пятого и шестого элементов И объединены и подключены к выходу седьмого элемента ИЛИ входы которого подключены к выходам седьмого и восьмого элементов И соответственно, первые входы которых подключены соответственно к выходам второго и четвертого элементов ИЛИ, а вторые входы объединены и подключены к выходу первого элемента ИЛИ, выходы третьего и шестого, пятого и четвертого элементов И подключены попарно к нходам восьмого и девятого элементов йЛИ соответственно, выходы которых подключены соответственно к первому и нторому входам выходного регистра, выходы элементов ИЛИ третьей группы подключены к соответствующим

0-м входам jP = 3, 4,...,(Р+1) /2+2 при

P - нечетном; E = 3,4,...,Р/2+2 при

P — четном j выходного регистра, выходы которого являются выходами устройства.

В схеме модульного вычитания испольэуется свойство симметрии арифметической таблицы модульного вычитания относительно правой диагонали (табл. 1).

959067

10

10

9

I

Таблица 3

10

Это и определяет возможность реализации в схеме табличного вычитания по модулю Р 0,5 ч (например:

1 и il квадранты) табл. 1.

В качестве таблицы первого коммутатора, реализующего операцию модульДля у = г = 0 результат операции и модульного вычитания непосредственно определяется значениями выходных шин коммутатора, а для у„ = j = 1 значе. ния, определяемые выходными шинами, .инвертируются по модулю Р.

В качестве таблицы второго коммутатора, реализующего операцию моДля „= 1, g 0 результат операции модульного вычитания непосредственно определяется значениями выходных шин коммутатора, а для г„ = О, 1 результат операции инвертируется по модулю Р.

Для модульного вычитания в общем случае (Х-У)(mod P) ф (У-Х)(щоЗР).Поэтому устройство определяет результат операции (Х-У)(тодР), т.е. Х - уменьшаемое, а У - вычитаемое, величины

0 и Р не кодируются.

На чертеже представлена структурная схема устройства.

Устройство содержит первый и второй дешифраторы 1 и 2; первую, вторую и третью группы элементов ИЛИ 3, 4 ного вычитания для т> = ф, используется 1! квадрант табл. 1.

Числовые значения, .присваиваемые схемам совпадения И, и размещения входных шин первого коммутатора представлены в табл. 2.

Таблица 2,дульного вычитания для „ф)„использу25 ется 1 квадрант табл. 1.

Числовые значения, присваиваемые схемам совпадения И, и размещение входных шин второго коммутатора представлены в табл. 3. д и 5- первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый элементы ИЛИ;6, 7, 8, 9, 10, 11, 12, 13 и 14 первую, вторую, третью и четвертую группы ключей 15, 16, 17 и 18, первый, втоРой, третий, четвертый, пятый, шестой, седьмой и восьмой элементы И 19, 20, 21, 22-, 23, 24, 25 и 26, сумматор по модулю два 27, выходной регистр 28, первый н второй коммутаторы 29 и 30, шины первого и второго информационны входов 31 и 32 и шину управляющего ,входа 33.

Если ф„ = у, открыт второй элемен.

И 20, так как на первом входе этого

65 элемента присутствует управляющий си

959067 ном) r=p/2ia,..., Р-1 при p — четном соответственно первого и второго дешифраторов подключена к входам соотнетстненно третьего и четвертого 3JIE ментов ИЛИ, выходы которых подключены соответственно к третьему и четвертому входам сумматора по модулю два, выходы элементов ИЛИ перной и второй групп подключены к первым входам соответствующих ключей первой и второй группы, вторые входы которых объединены и подключены к выходам . соответственно первого и второго элементов И, первые входы которых под ключены соответственно к нулевому и единичному выходам сумматора по модулю два, а вторые входы объединены и являются управляющим входом устройства, выходы ключей первой и второй группы подключены соответственно к первой и второй группам входов соответственно первого и второго комму- . таторов, 1-е выходы первого и второго коммутаторов подключены к соответствующим входам пятого элемента ИЛИ и соответственно к первым и третьим входам j --х элементов ИЛИ третьей группы,(р-j)-е выходы первого и вто рого коммутаторов подключены к соответствующим входам шестого элемента

ИЛИ и соответственно к вторым и четвертым входам j --x элементов ИЛИ третьей группы, первые входы третьего и пятого, четвертого и шестого элементов И попарно объединены и. подключены к выходам соответственно пятого и шестого элементов ИЛИ, вторые входы третьего, четвертого, пятого и шестого элементов И объединены и подключены к выходу седьмого элемента ИЛИ, входы которого подключены к выходам седьмого и восьмого элементов И соответственно, первые нходы которых подключены соответственно к выходам второго и четвертого элементов ИЛИ, а вторые входы объединены и подключены к выходу цервого элемента ИЛИ, выходы третьего и шес-. того, пятого и четвертого элементов

И подключены попарно к входам восьмого и девятого элементов ИЛИ соответственно, выходы которых подключены соответственно к первому и второму входам выходного регистра, выходы элементов ИЛИ третьей группы .подключены к соответствующим Р-м входам (Р = 3, 4,...,(P+1)/2+2 при Р— нечетном, E = 3, 4,...,Р/2+2 при Р— четном) выходного регистра, выходы которого являются выходами устройства.

Формула изобретения 35 устойство для вычитания по модулю, содержащее первый и второй дешифраторы, входы которых являются входами операндон устройства, первую и вторую группы ключей, первую и вторую р группы элементов ИЛИ, первый коммутатор, о т л и ч а ю щ е е с я тем, что, с целью уменьшения объема оборудования, оно содержит выходной регистр, сумматор по модулю два третью 45 группу элементов ИЛИ, девять элементов ИЛИ, восемь элементов И, второй коммутатор, причем i -й и (Р-i - 1)-й выходы дешифра торов (1 = О, 1, 2..., Р-1, 9 - модуль) подключены соответственно к первому и второму входам

g-ro элемента ИЛИ tj = 1 2,... (Р -1)/2 при Р— нечетном, 2i ° ° ° e Р/2 при Р - четном) соответственно первой и второй группы, первая группа k-õ выходов 55

О, 1, 2,..., (Р-1)/2 при Р - нечетном, 1с = О, 1, 2, ° .., P/2 при

Р— четном) соответственно первого . и второго дешифраторов подключена к входам соответственно, первого и вто- 40; рого элементов,ИЛИ, ныХоды.которых подключены соответственно к первому и второму входам сумматора по модулю дна, вторая группа -х выходов (г = (Р-1)/7.*1,..., Р-1 при Р— нечет" 45 иал шины 33, а на втором — сигнал нулевого выхода сумматора 27. Таким образом, сигналы входных операндов

Х и У через третью и четвертую группы ключей 17 и 18 поступают соответственно на первую и вторую группу входбв второго коммутатора 30. Выход-. ной сигнал коммутатора 30 поступает на вход пятого или шестого элемента

ИЛИ 10 и 11 и через элементы И 21, 22, 23 и 24, через элементы ИЛИ 13 lo или 14, на нулевой или .единичный вход выходного регистра 28. Одновременно сигнал с коммутатора 30 поступает на первый или второй вход одного из элементон ИЛИ группы 5 и далее на со- 15 ответствующий нход регистра 28.

Если у„ф у„, открыт первый элемент И 19.

Операнды Х и Y,поступают на соотнетствующие входы первого коммутато.ра 29. Прохождение сигнала с коммутатора 29 аналогично прохождению сигнала с коммутатора 30.

Наличие сигнала на выходе девятого элемента ИЛИ 14 указывает необходимость инвертирования индекса кода табличного умножения у результата операции.

Таким образом, введение в состав устройства выходного регистра, коммутатора, восьми элементов И, девяти элементов ИЛИ, груПпы элементов ИЛИ и сумматора по модулю два позволяет уменьшить объем оборудования.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ф 454550, кл. G 06 F 7/385, 1975.

2. АвтОрское свидетельство СССР

В 446056, кл. G 06 F 7/38, 1975 (прототип).

959067

Составитель В.Евстигнеев

Редактор Н. Киштулинец Техред;М.Коштура

Корректор Г. ЙгаР

Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Закаэ 7017/65 Тираж 731

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5