Устройство для расчета временных затрат оператора

Устройство для расчета временных затрат оператора

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<1>959088 (61) Дополнительное к авт. свид-ву

Р11М К11 з (22) ЗаЯвлено 151280 (21) 3232285/18-24 с присоединением заявки ¹ (23) Приоритет

G 06 F 15/20

Государственный комитет

СССР по делам изобретений н открытий

Опубликовано 1Ь0982 Бюллетень ¹ 34

Дата опубликования описания 150982 (И1 УДК 681. 323 (088.8) (72) Авторы изобретения

В.Г. Полосин, Л.С. Полосина и В.С. ов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ РАСЧЕТА ВРЕМЕННЫХ ЗАТРАТ

ОПЕРАТОРА

Изобретение относится к области вычислительной техники и может бытьиспользовано для электронного моделирования задач оптимального планирования и в автоматических системах управления, Известно устройство, предназначенное для решения частной задачи оптимального планирования, содержащее генератор импульсов, регистры, счетчики запоминающие устройства и соответст-. вующие связи (1 ).

Недостатком этого устройства является сложность структуры и процедуры поиска решения, усложняющая конструкцию устройства.

Наиболее близким по технической сущности к данному является устройство для решения задачи оптимального распределения ресурсов, содержащее генератор импульсов, триггер, счетчики, три блока памяти, блок умножения, блоки вычитания, причем первые входы генератора импульсов, первого и второго блоков памяти являются входами устройства, первый выход первого блока памяти соединен с первым входом первого блока умножения (23.

Недостаток устройства состоит в том, что с его помощью невозможно испольэовать непосредственно для расчета временных затрат оператора с учетом структуры рабочегЬ места.

5 Цель изобретения — повышение точности устройства за счет учета структуры рабочего места при вычислении продолжительности освоения,оператором структурной сложности аппаратуры, а также повышение производительности, сокращение оборудования.

Поставленная цель достигается тем, что в устройство для расчета временных затрат оператора, содержащее генератор импульсов, трчггер, первый и второй счетчики, первый и второй блоки памяти, блок умножения, первые входы блоков памяти и вход генератора импульсов являются соответственно первыми тремя входами устройства, первый выход первого блока памяти соединен с первым входом первого блока умножения, введены блок регистров, два компаратора, четыре сумматора, второй триггер, четыре блока умноже25 ния, блок деления и блок индикации, вход блока регистра является четвертым входом устройства, первый выход второго блока памяти соединен с первым входом второго блока умножения, выход генератора импульсов подключен

959088 к первым входам триггеров, вторые входы которых соединены с первыми выходами соответствующих компараторов, первйе входы которых подключены к выходам соответствующих счетчиков, а вторые — соответственно к первому и 5 второму выходам блока регистров, третий и четвертый выходы которого соединены соответственно с первым и вторым входами блока деления, выход которого подключен ко входу третьего tP блока умножения, выход которого соецинен с первым входом четвертого блока умножения, второй вход которого подключен к выходу пятого блока умножения, входы которого соединены с выходами соответственно первого и второго сумматоров, входы которых подключены к выходам соответственно первого и второго блоков умножения, вторые входы которых соединены с выходами соответственно третьего и четвертого сумматоров, входы которых подключены ко вторым выходам соответственно первого и второго блоков памяти, вторые входы которых. соединены со вторыми выходами соответствующих компараторов, выход четвертого блока умножения подключен ко входу блока индикации.

Математическая формулировка задачи состоит в следующем. Требуется определить (-0Р—,:с п(+) 1g H. (g +g)

1 где T — временные затраты на освое- 35 ние оператором структурной сложности аппаратуры, скорость восприятия и усвоения оператором информации в одном знаке (слове); 40

n — количество элементов рабочего места, с(— количество знаков (слов) в определении I-го элемента; количество структурных подмножеств;

n — количество элементов в i-ом структурном подмножестве.

На чертеже показана структурная схема устройства для вычисления вре-.. менных затрат на освоение оператором структурной сложности аппаратуPbJ . Схема устройства содержит генератор импульсов 1, триггер 2, первый счетчик 3, блок регистров 4 констант, 55 компаратор 5, блок памяти 6, сумматор

7, блок умножения 8, сумматор 9, триггер 10, счетчик 11, компаратор 12, блок памяти 13, сумматор 14, блок ум- . ножения 15, сумматор 16, блок умноже- 60 ния 17, блок деления 18, блок умножения 19, блок умножения 20, блок инди" ,кации 21.

Генератор импульсов 1, выполнен на интегральных схемах 155 серии. Первый 65 вход его является одним из входов устройства. Входами устройства являются также первые входы блока регистров 4 констант, блока памяти 6 и блока памяти 13. Выход генератора импульсов 1 соединен с первыми входами триггеров 2 и 10. Выход первого триггера 2 соединен с входом первого счетчика 3, выход которого соединен с первым входом компаратора 5, первый выход компаратора 5 соединен со вторым входом первого триггера 2. Второй вход компаратора 5 соединен со вторым входом блока памяти 6. Первый выход блока памяти 6 соединен с первым входом блока умножения 8. Второй выход блока памяти 6 соединен со входом сумматора 7, выход которого соединен со вторым входом блока умножения 8. Выход блока умножения 8 соединен с входом сумматора 9. Выход сумматора 9 соединен с первым входом блока умножения 17. Выход второго триггера 10 соединен с входом счетчика 11, выход которого соединен с первым входом компаратора 12. Угорой вход компаратора 12 соединен с первым выходом блока регистров констант 4. Первый выход компаратора 12 соединен co BTo рым входом триггера 10. Второй выход компаратора 12 соединен со вторым входом второго блока памяти 13. Первый выход блока памяти 13 соединен с входом сумматора 14. Второй выход блока памяти 13 соединен с первым входом блока умножения 15. Второй вход блока умножения 15 соединен с выходом сумматора 14. Выход блока умножения 15 соединен с входом сумматора 16. Выход сумматора 16 соединен со вторым входом бло:.а умножения 17, выход которого соединен с первым входом блока умножения 20.Второй выход блока регистров констант 4 соединен со вторым входом компаратора 5. Третий и четвертый выходы блока регистров констант 4 соединены соответственно с первым и вторым входами блока деления 18, выход которого соединен с входом блока умножения

19. Выход блока умножения 19 соединен со вторым входом блока умножения 20, выход которого соединен с входом блока индикации 21. Блок индикации представляет собой индикационную панель, на которой высвечивается результат. Выполнена на индикационных лампах типа ИН-14.

Блоки памяти 6 и 13 представляют быстродействующую память, выполненную на интегральных схемах 133 серии.

Устройство работает следующим образом.

Перед началом работы в блок памяти 6 заносятся значения коэффициентов Ф,,...g< . В блок памяти 13 зайосятся значения коэффициентов

n,n,...,п, Значения констант п, 959088

6 заносятся в блок регистров констант 4. В регистр множителя блока умножения 19 заносится значение 0,25.

В регистр слагаемого сумматора 7 заносится единица. В регистр слагаемого сумматора 14 заносится единица. Сос- 5 тояние счетчиков 3 и 11 устанавливается равным нулю. Триггеры 2 и 10 уатанавливаются в "1". В сумматоры 9.и

16 записываются нули.

По сигналу "Пуск", поступающему на 10 первый вход генератора импульсов 1, с генератора импульсов поступают сигналы на входы триггеров 2 и 10. С пер вого триггера 2 сигнал поступает на вход счетчика 3. При этом содержимое счетчика 3 устанавливается равным единице. На компаратор 5 поступает содержимое счетчика 3 и содержимое регистра блока регистров констант 4 (n) .

Если содержимое счетчика 3 больше содержимого регистра блока регистров констант 4, то на триггер 2 поступает сигнал с компаратора 5, вызывающий изменение его состояния (т.е. триггер 2 устанавливается в "0") и запрещающий прохождение сигнала через триггер 2 с генератора импульсов 1.

Если содержимое счетчика 3 меньше или равно содержимому первого регистра блока регистров констант 4, то на сумматор 7 поступает содержимое первой ячейки блока памяти б. В сумматоре 7 производится сложение содержимого первой ячейки блока памяти б и единицы. На блок умножения.8 поступа- 35 ет содержимое первой ячейки блока памяти б и результат сумматора 7. Результат с блока умножения 8 поступает на сумматор 9. В сумматоре 9 производится сложение содержимого сумматора 4О

9 с результатом блока умножения 8 (т. е. накопление суммы f d 4(„+ (.

Аналогично содержимое счетчика 11 устанавливается равным единице. На компаратор 12 поступает содержимое счетчика 11 и содержимое второго регистра блока регистров 4 констант (К). Если содержимое второго счетчи-. ка 11 больше содержимого второго регистра блока регистров констант 4, то на триггер 10 поступает сигнал с компаратора 12, вызывающий изменение

его состояния и запрещающий прохождение сигнала через триггер 10 с генератора импульсов 1. Если содержимое счетчика 11 меньше или равно содержи- 55 мому второго регистра блока регистров 4 констант, то на сумматор 14 поступает содержимое первой ячейки блока памяти 13. В сумматоре 14 производится сложение содержимого 60 первой ячейки блока памяти 13 и единицы. На блок умножения 15 поступает содержимое первой ячейки бло-, ка памяти 13 и результат сумматора

14. Результат с блока умножения 15 65 поступает на сумматор 16. В сумматоре

16 производится сложение содержимого сумматора 16 с результатом блока умножения 15, т.е. накопление суммы к

Х t j (t<) °

Затем генератор импульсов 1 выдает второй импульс и устройство продолжает работу по укаэанному алгоритму; Генератор импульсов 1 выдает а = пах и импульсов. После этого на яблок умножения 17. поступают результаты с суматоров 9 и 16 . Результат с блока умножения 17 поступает на вход блока умножения 20. При этом содержи-. мое третьего и первого регистров блока регистров 4 констант поступает на блок деления 18. В блоке деления 18 производится деление содержимого третьего регистра блока регистров констант 4 на содержимое первого регистра блока регистров 4 констант (т.е. )и.). Результат с блока деления

18 поступает на вход блока умножения

19, где производится умножение содержимого блока умножения 19 и результата блока деления 18 (т.е. 0,25г)и).

Результат с блока умножения 19 поступает на вход блока умножения 20, где происходит перемножение результатов блока умножения 19 и блока умножения 17.

На блоке индикации высвечивается результат работы устройства — значение временных затрат на освоение оператором структурной сложности аппаратуры.

Устройство выполнено на интегральных схемах 155 и 133 серии и технической сложности при реализации не представляет. Использбвание изобретения позволяет расширить класс решаемых задач за счет воэможности вычисления продолжительности освоения оператором структурной сложности аппаратуры.

Формула изобретения

Устройство для расчета временных затрат оператора, содержащее генера:тор импульсов, триггер, первый:и второй счетчики, первый и второй блоки памяти, блок умножения, первые входы блоков памяти и вход генератора импульсов являются соответственно управляющим и информационным входами устройства, первый выход первого блока памяти соединен с первым входом блока умножения, о т л и ч а ю щ е ес я тем, что, с целью повышения точности, в устройство введены блок регистров, два компаратора, четыре сумматора, второй триггер, четыре блока умножения, блок деления и блок индикации, вход блока регистров является четвертым входом устройства, первый выход второго блока памяти соединен

959088 с первым входом второго блока умножения, выход генератора импульсов подключен к первым входам триггеров,вторые входы которых соединены с первыми выходами соответствующих компара.торов, первые входы которых подключены к выходам соответствующих счетчиков, а вторйе входы — соответственно к первому и второму выходаМ блока.регистров, третий и четвертый выходы которого соединены соответственно с первым и вторым входами блока деления, выход которого подключен ко вхо" ду третьего блока умножения, выход которого соединен с первым входом четвертого блока умножения, второй 15 вход которого подключен к выходу пятого блока умножения, входы которого соединены с выходами соответственно первого и второго сумматоров, входы которых подключены к выходам соответственно первого и второго блоков умножения, вторые входы которых соединены с выходами соответственно третьего и четвертого сумматоров, входы которых подключены ко вторым выходам соответственно первого и второго блоков памяти, вторые входы которых соединены со вторыми выходами соответствующих компараторов, выход четвертого блока умножения подключен ко входу блока индикации.

Источники информации принятые во внимание при зкспертизе

1. Авторское. свидетельство СССР

У 281012, кл. G 06 F 15/30, 1964.

2. Авторское свидетельство СССР по заявке 9 2815849/18-24, кл. G 06 F 15/20, 1979 (прототип). НИИПИ Заказ 7018/66

Тираж 731 Подписное

Филиал ППП "Патент", г. Ужгород, ул.Проектная,4