Программируемый генератор сигналов

Программируемый генератор сигналов

Иллюстрации

Показать все

Реферат

 

СОюз Советских

Социалистических

Респубини

ОП ИСАНИЕ

И ЗОБРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ пц959269 (6l ) Дополнительное к акт. свид-ey— (22) Заявлено 05. 05.80 (21) 2920478/1 8-21 (51)М. Кл.

H 03 Ê 3/64 с присоединением заявки №вЂ”

1Ьеудеретееииы1 комитет

СССР ао лелем иэебретеиий и открытий (23) Приоритет

ОпУбликовано 15.09.82. Бюллетень № 34

Дата опубликования описания 5. 09. 82 (53) УД К 621. 373. .4 (088. 8) (72) Авторы изобретения

А. Н. Кренев, В. Н. Смирнов, Л. Н. Ка

Ярославский государственный униве (7!) Заявитель (54) ПРОГРАММИРУЕМЫЙ ГЕНЕРАТОР СИГНАЛОВ

Изобретение относится к импульс ной технике и может быть использовано в области синтеза аналоговых сиг-, налов цифровым способом.

Известно: устройство, содержащее диапазоннйй генератор тактовой часто.ты, выход,:"- еоторого соединен с входом пересчетнбй .схемы, последовательно соединеннйе:гюстоянное запоминающее устройство, цифроаналоговый преоб- 1О разователь, фильтр нижних частот, усилитель и аттенюатор, причем адресный вход постоянного запоминающего устройства соединен с адресным выходом пересчетной схемы, блок управле- 15 ния, выход которого соединен с выходом пересчетной схемы, а два выхода соединены с соответствующими входами синхронизации постоянного запоминающего устройства и цифроаналогового 2о преобразователя fl ).

Однако данное устройство может формировать только одну функцию..

Цель изобретения - расширение функциональных возможностей устройства. Поставленная цель достигается тем, что в программируемый генератор.. сигналов, содержащий генератор тактовых импульсов, блок управления, формирователь адреса, цифроаналоговый преобразователь, дополнительно введены цифроаналоговый преобразователь, элемент задержки, тригггер,два элемента

ИЛИ, многовходовый элемент ИЛИ, элемент

НЕ,три элемента И,два элемента И-НЕ,два оперативно-запоминающих устройства, блок установки режима, блок носителя информации и последовательно включен" ные дешифратор кода, счетчик импульсов, дешифратор, блок памяти и блок сравнения кодов, вторая группа входов которого соединена со входами блока памяти, с выходами формирователя адреса и с первой группой входов первого и второго оперативно-.запоминающих устройств, вторые группы входов кото"

3 9592 рых объединены и подключены ко входам дешифратора кода, к выходам блока носителя информации и к первой группе входов блока управления, вторая группа входов которого соединена с выходами первого элемента ИЛИ, первая и вторая группы входов которого подключены соответственно к выходам первого оперативно-запоминающего устройства и входам основного цифроаналогового преобразователя и к входам вто- рого оперативно-запоминающего устройства и входам, дополнительного цифроаналогового преобразователя, при- . чем второй и третий управляющие вхо- !5 ды блока управления соединены соот,ветственно со вторым выходом дешифратора и с управляющим входом счетчика импульсов,. с первым выходом блока установки режима -и первым входом триг.2в гера, .а первый и второй выходы блока управления соединены со входом блока носителя. информации, с первым вхо" дом первого элемента И, и с первым входом второго элемента И, второй щвход которого соединен GQ вторым выходом блока установки режима, с, пер-,. выми входами элементов И-НЕ, со вторым входам первого элемента И и со входом элемента НЕ, выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с.выходом генератора тактовых импульсов, а выход третьего элемента

И подключен к первому входу второго элемента ИЛИ, второй вход которого

35 подключен -к выходу первого элемента

" И, а выход соединен с управляющими входами цифроаналоговых преобразователей, и первым входом формировате о ля адреса, второй вход которого через многовходовый элемент ИЛИ соединен с выходом блока сравнения кодов

- непосредственно и через элемент задержки с выходом дешифратора кода, при этом первый выход дешифратора соединен со вторым входом триггера, выходы которого через соответствующие элементы И-НЕ подключены к первым входам управления первого и второго оперативно-запоминающих устройств,: вторые входы управления которых под.ключены к выходу второго элемента И.

На чертеже представлена функцио,нальная схема генератора.

Программируемый генератор импуль- сов содержит блок 1 носителя. информации, блок 2 управления, блок 3 установки режима, дешифратор 4 кода, 69 ф оперативно-запоминающие устройства (ОЗУ) 5 и 6, счетчик 7 импульсов, дешифратор 8, блок 9 памяти, блок

10 сравнения кодов, формирователь 11 адреса, триггер 12, элементы И 13,, 14 и 15, элементы ИЛИ.16, 17 многовходовь и элемент ИЛИ 18, элемент ИНЕ 19 и 20, элемент HE 21, генератор

22 тактовых импульсов, элемент HE 23, .цифроаналоговые. преобразователи (ЦАП)

24 и 25, выходные шины 26 и ?7.

Генератор имеет два режима рыботы: ввод информации - программирование таблиц истинности оперативных запоминающих устройств и гейерация - периодическое считывание записанной и .Формации с последующим преобразованием ее в аналоговые видиосигналы.

В режиме ввода информации генератор работает следующим образом. В исходном состоянии на выходе блока 3 устанавливается логическая "1", что соответствует разрешению прохождения сигналов через элементы И 13 и 14 и защиту через элемент И 15. При воздействии короткого импульса - логичес кой "!" с другого выхода блока 3 обнуляется счетчик 7, а триггер 12 устанавливается в состояние логической

"1" что соответствует уровню логической "1", на входе выбора ОЗУ 5 и логического "0" на выходе выбора ОЗУ 6.

Кроме того, этот импульс подается на вход "старт" блока 2, по которому на его выходе управления блоком 1 носителя информации формируется импульслогическая "1", который подается на управляющий вход блока носителя информации 1 и через элемент И 14 и

ИЛИ I7 устанавливает формирователь

11 в состояние следующего адреса. Через время, необходимое для срабатывания блока носителя информации 1, на его информационном выходе появляется двоичное m-разрядное слово, после чего на выходе синхронизации блока носителя информации 1 формируется импульс синхронизации, который подается на вход синхронизации блока 2. По приходу импульса синхронизации на выходе управления записью/считыванием ОЗУ блока 2 формируется логическая "ll", которая через элемент И 13 воздействует на входы управления "запись/считывание" ОЗУ 5 и ОЗУ 6, устанавливая их в режим записи. Однако, так как выбирается только ОЗУ 5, то информация - двоичное m-разрядное слово записывается только в это ОЗУ.

5 9592

4ерез время, достаточное для надежной записи информации в ОЗУ 5, логическая

"1" с выхода управления блока 2 заменяется. на логический "0", что соответствует режиму считывания ОЗУ 5.

Считываемое ходовое слово через эле-. мент ИЛИ 18 подается на вход контроля записи блока 2. Путем считывания введенной информации в ОЗУ 5 и поразрядным сравнением ее с вводимой ин- 10 формацией в блоке 2 осуществляется контроль за правильностью записи.

Возможны два варианта. Первый - вводимая информация записана правильно, и второй - неправильно. В первом слу- 15 чае на выходе блока 2 формируется: импульс, .который увеличивает значение кода адреса на единицу и воздействует на управляющий вход:блока носителя информации 1. Далее процесс 20 повторяется в описанном порядке. Во втором случае, если совпадение кодов не произошло, блок 2 формирует повторный импульс записи, затем производится повторное сравнение. Этот про- 25 цесс продолжается до тех пор, пока вводимое и записанное кодовые слова не совпадут. Далее процесс повторяется в описанном порядке.

Генератор является двухканальным 56 устройством с двумя последововательно программируемыми ОЗУ 5 и 6. Для управления работой генератора в процессе ввода информации на блоке 1 носителя информации перед первым массивом данных предназначенном для вво2 да в первое ОЗУ 5, после него и после второго массива данных, предназначенного для ввода во.второе ОЗУ 6, наносится код управления. Для управления генератором в процессе записи три раза используется один код управления с дешифрацией очередности считывания. При счи гывании первого кода управления он дешифрируется дешифратором 4 и считывается счетчиком 7; с

После формирования импульса с выхода блока 2 происходит приращение адреса

ОЗУ 5 формирователем 11 на единицу, а через время, равное задержке в блоке 1 носителя информации, код управления на выходе блока 1 носителя информации заменяется на первое слово первого массива данных. Тем самым на выходе дешифратора 12 формируется

55 перепад логического уровня и через элемент 23 задержки и элемент ИЛИ 16 осуществляется установка формирователя 11 в состояние нулевого адреса.

69 4

Таким образом, первое слово первого массива данных заносится в первую ячейку ОЗУ 5. После контроля правильности записи блоком 2 осуществляется формирование адреса второй ячейки

ОЗУ 5 и считывание второго слова пер" вого массива данных. Таким образом, записывается весь первМй массив данных. При считывании второго кода управления происходит его дешифрация дишифратором 4 и считывание счетчи комм 7. Дешифратор 8 дешифрирует состояние счетчика 7 соответствующие вто2 рому и третьему коду управления. Появление сигнала на первом выходе дешифратора 8, соответствующие считыванию второго кода управления, вызывает фиксирование блоком памяти адреса n + 1 ячейки ОЗУ 5, где

n — количество слов в первом и втором массивах данных. Кроме того .этот сигнал устанавливает триггер 12 в состояние логического ."0", что соответствует замене на выходе выборки

ОЗУ 5 логической "1" на логический

"0", а на входе выборки ОЗУ 6 логического "0" на логическую ".1". При считывании первого слова второго массива данных по уходу код управления формируется аналогичным образом, как и для 03У 5, нулевой адрес на выходе формирователя 11, по которому в ОЗУ 6 и заносится первое слово второго массива данных. При считывании третьего кода управления на втором выходе дешифратора 8 формируется сигнал, который подается на вход "

"стоп" блока 2 управления вводом информации и ставит его в состояние запрета дальнейшего ввода информации.

Процесс ввода информации в генератор на этом закончен.

Для перевода генератора из режима записи в режим воспроизведения необходимо логическую "1" на выходе блока 3 заменить на логический "0". 8 этом случае на выходах запись/считывание ОЗУ 5 и ОЗУ 6 устанавливается логический "0", что соответствует ре. жиму считывания. На счетный вход фор. мирователя 11 поступают тактовые импульсы с выхода генератора 22 через элемент И 15 и элемент ИЛИ 17. Каждому значению кода адреса на адресных .входах ОЗУ 5 и ОЗУ 6 ставятся в соответствие на их информационных выходах m-разрядные кодовые слова, соответствующие записанным значениям сигналов. При достижении формирова69 формула изобретения

7 9592 телем 11 максимального адреса, записанного в блоке 9 памяти, на выходе блока 10 сравнения кодов формируется импульс, который через элемент ИЛИ

16 устанавливает формирователь 11 в 3 нулевое состояние, т. е. в состояние адреса первой ячейки обоих ОЗУ 5 и

6. Таким образом, происходит синхронное и периодическое считывание информации с ОЗУ 5. Кодовые комбинации с выходов ОЗУ 5 и 6 поступают на ЦАП 24 и ЦАП 25, с помощью которых они преобразуются в аналоговые сигналы. Буферная память цифроаналоговых. преобразователей 24 и 25 стробируется импульсами с выхода элемента ИЛИ 17.

Таким образом, данный генератор, по сравнению с. известным, имеет более широкие функциональные возможности:, так как позволяет формировать импуль- 20 сы по любому заданному закону.

2$

Программируемый генератор сигналов, содержащий генератор тактовых импульсов, блок управления, формирователь адреса, цифроаналоговый преобразователь, о т л и ч а ю щ и и - зр с я тем, что„ с целью расширения функциональных возможностей,.в него дополнительно введены- цифроаналого- < вый преобразователь, элемент задержки, триггер, два элемента ИЛИ, многовходовый элемент ИЛИ, элемент НЕ, три элемента И, два элемента И-НЕ, два . оперативно-запоминающих устройства, блок установки режима, блок носителя информации и последовательно включен <О ные дешифратор кода, счетчик импульсов. дешифратор, блок памяти и блок сравнения кодов, вторая группа входов ко" торого соединена со входами блока памяти, с выходами формирователя адре- © са и с первой группой входов первого и второго оперативно-запоминающих устройств, вторые группы входов кото-, рых объединены и подключены ко входам дешифратора кода, к выходам блока " носителя информации и к первой группе, входов блока управления, вторая группа входов которого соединена с выходами первого элемента ИЛИ, первая и, вторая группы входов которого подключены соответственно к выходам первого оперативно-запоминающего устройства и входам основного цифроаналогового преобразователя и к выходам второго оперативно-запоминающего устройства и входам дополнительного цифроаналогового преобразователя, причем второй и третий управляющие входы блока управления соединены соответственно со вторым выходом дешифратора и с управляющим входом счетчика импульсов, с первым выходом блока установки режима и первым входом триггера, а первый и второй выходы блока управления соединены со входом блока носителя информации р с первым входом первого элемента И и с первым входом второго элемента И, второй вход которого соединен со вторым выходом блока установки режима, с первыми входами элементов И-НЕ, со вторым входом первого элемента И и со входом элемента НЕ, выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, а выход третьего элемента И подключен; к первому входу второго элемента ИЛИ, второй вход которого подключен к выходу первого элемента И, а выход соединен с управляющими входами цифроаналоговых преобразователей и первым входом формирователя адреса, второй вход которого через многовходовый элемент ИЛИ соединен с выходом блока сравнения кодов непосредственно и через элемент задержки с выходом дешифратора кода, при этом первый выход дешифратора соединен со вторым входом триггера, выходы которого че- рез соответствующие элементы И-НЕ подключены к первым входам управления первого и второго оперативно-запоминающих устройств, вторые входы упраапения которых подключены к выходу второго элемента И.

Источники информации, принятые во внимание при экспертизе

1. Техника средств связи, серия

"Радиоизмерительная техника", вып. 6, 1977, с. 1-9 рис 2 Маслова И. В., Ругаленко Ю. В. "О цифровом синтезе гармонических сигналов".