Устройство для обнаружения ошибок цифрового сигнала в контролируемых кодах

Устройство для обнаружения ошибок цифрового сигнала в контролируемых кодах

Иллюстрации

Показать все

Реферат

 

ОП ИСА

ИЗОВРЕТ

К АВТОРСКОМУ CSN

Соеэ Советских

Социалистических

Республик (6l 3 Дополнительное к авт. св (22)Заявлено. 25. О2.81 (21) с присоединением заявки Рй

9мудвретвеш41 к«и«тат

CCCP ао делан «аобрете«и«

« открыт«к (23) ПриоритетОпубликовано 15; 09. 8

8) Дата опубликования о (72). Авторы изобретения

М. И. Беляков, В. Д. Л

Ю. В. Марков и B. (71) Заявитель (54) УСТРОЙСТВО.ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК ЦИФРОВОГО

СИГНАЛА В КОНТРОЛИРУЕМЫХ КОДАХ

Изобретение относится к технике связи и может быть использовано в цифровых линиях связи для контроля линейного сигнала в кодах.

Известно устройство для обнаружения ошибок цифрового сигнала s контролируемых кодах, содержа«тее последовательно соединенные блок памяти и накопитель, а также два блока совпадения 11 3. о

Однако известное устройство обладает низкой достоверностью обнаружения ошибок.

: Цель изобретения - повышение дос » товерновти обнаружения ошибок при л увеличении числа контролируемых кодов.

Для этого в устройство для обнару, жения ошибок цифрового сигнала в контролируемых кодах, содержащев последовательно соединенный блок па" мяти и накопитель, а также два блока совпадения, введены регистр сдви" га, объединейные по первому входу два блока управления, два дешифратора и формирователь сигнала ошибок, к входам которого подключены выходы двух блоков совпадения, к первым входам которых, а также к входам блока памяти подключены выходы первого и второго дешифраторов, а к вторым входам блоков совпадения подключены выходы накопителя, при этом первый вход регистра сдвига является первым входом устройства, второй вход регистра сдвига объединен с первыйи входами аешифраторов и третьим входам .накопителя, а выхо:» ды регистра сдвига подключены к вторым и третьим входам дешифраторов и вторым входам блоков управления, выходы которых подключены к четвертым входам соответствующих дешифра»,, торов, а объединенные первые входы. блоков управления являются третьим входом устройства, 1

959289 4 :

На фиг. 1 представлена. структур-,. единичных и нулевых поаледовательнос- ная электрическая схема устройства; тей макоимальной длительности. на фиг. 2.- временные диаграммы рабо - . Формирователь 10 сигналов ошибок ты устройства. производит окончательное выделение

Устройство содержит регистр 1 % общей ошибки в контролируемом коде сдвига., блоки управления 2 и 3, де- (k„l„m), шифраторы 4 и 5, блок 6 памяти, на- Таким образом, достоверность обкапитель 7, блоки совпадения 8 и 9, наружения ошибок в устройстве поформирователь 10 сигнала ошибок, I вышается за счет стабильности работы

II, Е - входы устройства. 1в детектора ошибок в переходные перио Устройство работавт следующим об- ды, вызванные прерыванием связи и разом. дрейфом питания.

На вход 4 подается информационная последовательность цифровых сигналов (b), поступающая на вход ре- И Формула изобретения гйстра 1 сдвига. На вход 11 подается последовательность импульсов с Устройство для обнаружения ошичастотой следования, равной двойной бок цифрового сигнала в контролирутактовой частоте (а). На вход III по" емык крах, содержащее последовательдается потенциал логического "0" при 20 но соединенные блок памяти и наконаличии на входе I информационного питель, а также два блока совпасигнала в кодах BIF и 0И 1, если же дения, о т л и ч а ю щ е е с я тем, на входе 1 сигнал в коде СИ1, то на что, с целью повышения достоверносвход Н! необходимо подать потенциал ти обнаружения ошибок при увеличении

11111 2З числа контролируемых кодов, введены

Информация, поступающая на вход 1, регистр сдвига, объединенные по перзаписывается в трехразрядный регистр вому входу два блока управления, два

1 сдвига (с, d). Первый дешифратор 4 . дешифратора и Формирователь сигнала (единиц) и второй дешифратор 5 (ну- ошибок, к входам которого подключены лей) выделяют иэ сигнала, записанно- зо выходы двух блоков совпадения, к перго в регистр 1 сдвига, информ4цию вым входам которых, а также к входам о наличии единичной или нулевой пос- блока памяти подключены выходы перледовательности максимальной длитель- вого и второго дешифраторов, а к втоности (1,I ). рым входэм блоков совпадения подклюБлок 6 памяти хранит информацию, чены выходы накопителя, при этом перпоступившую с первого и второго де- вый вход регистра сдвига является першифраторов 4 и 5, о наличии в ре" вым входом устройства, второй вход регистре 1 сдвига единичной или нуле" гистра сдвига объединен с первыми вой последовательности максимальной входами дешифраторов и третьим входлительности. 4О дом накопителя, а выходы регистра

В накопителе 7 происходит устра- сдвига подключены к вторым и третьнение явления размножения ошибок, им входам дешифраторов и вторым вхокоторое может возникнуть при опреде- дам блоков управления, выходы которых ленных комбинациях входного сигнала подключены к четвертым входам соот" в регистре 1. сдвига. Явление размно- ветствующих дешифраторов, а объеди.«.. жения ошибок приводит к появлению нейные первые входы блоков управлеложных сигналов о наличии несуществу- ния являются третьим входом устрЬйстющей ошибки в контролируемом сигна- ва, (h>. Источники информации, ле (g блоки совпадения 8,9 соответствен" принятые во внимание при экспертизе но единиц и нулей относятся к нару- 1. Заявка ФРГ N 2522905, шению чередования соответственно кл. Н 04 L 1/10, 1977 (прототип).