Устройство для вывода информации

Устройство для вывода информации

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Реслублик

oii960788 (61) Дополнительное к авт. свид-ву (22) Заявлено 07.01. 81 (21) 3272750/18-24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 23,09,82.Бюллетень №35

Дата опубликования описания 23.09.82

Р М g< з

С 06 Г 3/04

Государственный комитет

СССР по делам изобретений и открытий ($3) УДК 681. 327. . 11(088. 8)

I (72) Авторы изобретения

В.Ф. Ничнпорук и В.Н. Сучков (71) Заявитель (54) УстРойство для вывода инФОРмлции

Изобретение относится к вычислительной технике и может быть использовано для вывода информации на электронно-лучевые трубки и другие ,внешние устройства, которые требуют ,регенерации выводимой информации. . Известно устройство, содержащее регистр номера подканала, регистр команд, устройство управления, блок связи с ОЭу, регистр связи с интерфейсом, дешифратор, блок памяти подканалов, регистр айтивного подканала,. блок формирования Очереди и шифратор (1).

Недостатком этого устройства яв- . ляется низкое эффективное быстродействие ЦВМ из-за потерь машинного времени на органиэацию обмена информацией.

Известно устройство, содержашее формирователь адреса, регистр связи и коммутатор, причем первый вход регистра связи соединен с выходомкоммутатора, вход которого подключен к первому выходу регистра связи, в котором с целью повышения быстродействия введены синхронизатор, шифратор, блок оперативной памяти и блок долговременной памяти, причем выход син хрониэатора через шифратор соединен.с первым входом формирователя адреса, второй вход которого подключен к первому выходу блока долговременной памяти, второй выход которого соединен с вторым входом регистра связи, а вход блока долговременной памяти подключен к выходу формирователя адреса и первому входу блока оперативной памяти, второй вход которого соединен с вторым выходом регистра связи, а выход блока оперативной памяти подключен к третьему входу регистра связи (2 ).

Однако недостатком этого устрой ства является отсутствие возможности модификации адресной части командных слов, храниьнх в блоке долговременной памяти, что. не позволяет по одному командному слову вести вывод информации кз различных областей бло- . ка оперативной памяти. Кроме того, устройство не позволяет использовать одни и те же подпрограммы для вывода информации на различные устройства, оно не позволяет оперативно по командам процессора изменять программы вывода.

Целью изобретения является расшиЗО .рение области применения устройства

960788

65 путем модификации адресной части командных слов.

Поставленная цель достигается тем, что в устройство для вывода информации, содержащее первый блок памяти, второй блок памяти, первый формирователь адреса, шифратор, первый регистр первый выход первого блока памяти и выход второго блока памяти соединены (соответственно с первым и вторым входами первого регистра, выход которого является первым выходом устройства, введены сумматор адреса, третий, четвертый и пятый блоки памяти, второй формирователь адреса, второй и третий регистры, Формирователь очереди запроса, первый вход второго блока памяти является первым входом устройства.и соединен с входом второго регистра, с первыми входами треть«

его, четвертого и пятого блоков памяти, вторые входы которых соединены с выходом шифратора и третьим входом первого регистра, первые выходы тре-. тьего, четвертого и пятого блоков памяти являются вторым выходом, устройства, второй выход третьего блока памяти является третьим (выходом устройства и соединен с входом первого формирователя адреса, выхЬд которого соединен с третьим входом третьего блока памяти, второй выход четвертого блока памяти соединен с входом первого блока памяти и входом второго формирователя адреса, вцход которого соединен с третьим входом четвертого блока памяти, второй выход пятого блока памяти соединен с первым входом сумматора адреса, второй вход которого соединен с вторым выходом первого блока памяти, выход сумматора адреса соединен с вторым входом второго блока памяти, третий вход которого является вторым входом устройства, выход третьего регистра соединен с первым входом формирователя очереди запроса, второй вход которого соединен с выходом второго регистра, выход формирователя очереди запроса соединен с входом шифратора, вход третьего регистра является третьим входом устройства.

На чертеже изображена структурная схема устройства.

Устройство содержит первый блок 1 памяти, сумматор 2 адреса, второй лок 3 памяти, первый регистр 4, фратор 5, третий блок 6 памяти, четвертый блок 7 памяти, пятый блок

8 памяти, первый формирователь 9 адреса, второй формирователь 10...адре-. са, формирователь 11 очереди ° запроса, второй регистр 12, третий ре; гистр 13, первый вход 14 устройства, второй вход 15 устройства, третий вход 16 устройства, первый выход 17 устройства, второй выход 18 устрой. ства, третий выход 19 устройства.

Блок 1 памяти предназначен для долговременного хранения подпрограмм вывода информации.

Сумматор 2 адреса формирует исполнительный адрес блока 3 памяти.

Блок 3 памяти предназначен для хранения информации, поступающей из процессора, и является блоком оперативной памяти.

Первый регистр 4 предназначен для

10 промежуточного хранения управляющей информации, выдаваемой в нодканал.

Третий блоК 6 памяти предназначен для хранения текущих адресов подпрограмм вывода, находящихся в памя15 ти процессора.

Четвертый блок 7 памяти предназначен для хранения текущих адресов подпрограмм вывода, находящихся в блоке 1 памяти. р0 Пятый блок 8 памяти содержит индекс элементов выдаваемой информации.

Формирователи 9 и 10 адреса служат для модификации адресов программ вывода, находящихся в памяти процессора, и подпрограмм иэ блока 1 памяти.

Второй регистр 12 представляет собой регистр маски.

Третий регистр 13 предназначен для хранения признака состояния подканалов.

Входы 14 - 16 устройства предназначены для приема управляющей информации.

Выходы 17 — 19 устройства предназначены для вывода информации.

Устройство работает следующим образом.

Для каждого подканала в оперативной памяти процессора формируется программа вывода. Эта программа пред40 ставляет последовательность управляющих слов (УС). В УС указывается начальный адрес подпрограммы вывода, хранящейся в блоке 1 памяти,и индекс элементов, которые должны вывоЯ5 диться по этой подпрограмме. Последнее слово программы вывода содержит признак конца програмьаа вывода и на- . чальный адрес этой програмы в оперативной памяти процессора.

Подпрограмма вывода информации представляет последовательность командных слов, хранимых в блоке .1 памяти.

Командное слово имеет следующую структуру: адрес абонента в подканале (для электронно-лучевой трубки это могут быть: регистр координат, регистр отклонения по координатам Х и

У, цифроаналоговые преобразователи и т.д.); адресная часть, определяющая область нахождения управляющей информации в блоке 3 памяти, поле признаков (признак индексации, признак конца сеанса связи, признак конца подпрограммы вывода).

960788.

Н ачальные адреса сформированных подпрограмм вывода записываются в ячейки третьего блока 6 памяти подканалов через информационный вход 14 устройства по командам процессора.

Информация для вывода записывается в блок 3 памяти через вход 14 устройства по адресу, подаваемому на вход

15 устройства.

Запуск устройства на вывод информации осуществляется установкой 10 через вход 14 устройства соответствующей маски во второй регистр 12.

Единичное состояние разряда регистра

12 маски указывает на готовность ,информации, для вывода в данный под- 15

;канал.

Готовность подканала к приему информации определяется третьим регистром 13 состояния подканалов. Единичное состояние соответствующего разря- 7П да данного регистра указывает на готовность к приему информации данным подканалом.

По начальному пуску формирователь очереди запуска определяет номер-при- 25 оритетного подканала и через шифратор

5 передает его на адресные входы. блоков б — 8 памяти подканалов и вход. первого регистра 4. По этому адресу из блока 6 памяти выбирается нача- 3О льный адрес программы вывода, который через выход 19 устройства подается в память процессора, а также в первый формирователь 9 адреса. Производится обращение к памяти процессора и первое управляющее слово программы через вход 14 устройства записывается в четвертый 7 и пятый 8 блоки подканалов по адресу, определяемому шифратором 5. В четвертый блок 7 памяти подканалов записывается начальный ад- 4О рес подпрограммы вывода, а в пятый . блок 8 памяти — индекс выдаваемых по данной подпрограмме элементов, Нодифицированный адрес с выхода первого формирователя 9 адреса переписыва- 45 ется в третий блок 6 памяти.

Отработка подпрограмма вывода начинается с обращения к четвертому 7 и пятому 8 блокам памяти подканалов. ,Из ячейки четвертого блока.7 памя- 1О ти подканалов с адресом, равным номеру активного подканала, выбирается адрес командного слова подпрограмм, который подается в блок 1 памяти и во втоРой формирователь 10 адреса. у

Производится обращение к блоку 1 памяти и выборка из него командного слова. Адресная часть командного слова подается на один иэ входов сумматора 2 адреса, на другой вход которо- 6О го подается индекс из пятого блока 8 памяти. С выхода сумматора 2 адреса исполнительный адрес подается на вход блока 3 памяти. Производится обращение к этому блоку и информация с его выхода переписывается в регистр

4. В регистре 4 производится перепись номера абонента и признака конца сеанса связи из блока 1 памяти и номера активного подканала с выхода шифратора 5. Сформированная таким образом управляющая информация выдается в подканал через выход 17 устройства. В цикле обращения к блоку 1 памяти производится перепись модифицированного адреса, из второго формирователя 10 в четвертый блок 7 памяти. Устройство позволяет совмещать циклы обращения к .блокам 1 и 3 памяти, что дает воэможность увеличить быстродействие устройства по выводу информации.

При выборке. командного слова с признаком конца сеанса связи устройство устанавливает соответствующий раз ряд третьего регистра 13 состояния подканалов в нулевое состояние, тем саьым снимает подканал с обслужива,ния Подканал ставится в очередь на обслуживание после окончания отработки управляющей информации и выработки им сигнала, который устанавливает соответствующий разряд регистра состояния подканалов в единич*ое состояние. формирователь 11 очереди запроса выбирает следующий подканал. Его но.мер с выхода шифратора 5 подается на адресные входы блоков 6; 8 памя- . ти подканалов и вход регистра 4. Далее отработка подпрограммы ведется аналогично.

При считывании из блока 1 памяти командного слова с признаком конца подпрограммы устройство организует цикл обращения к памяти процессора по адресу, выбираемому иэ. третьего блока. 6 памяти подканалов. Управляющее слово записывается в четвертый 7 и пятый 8 блоки .памяти подканалов.

На этом обслуживание данного подканала заканчивается и устройство переходит к обслуживанию следующего подканала.

Если при обращении к памяти процессора. за следующим управляющим словом приходит управляющее слово с признаком конца программы вывода, то устройство производит запись начального адреса программы из. этого управляющего слова в третий блок 6 памяти подканалов череэ информационный вход 14.

Затем устройство организует цикл обращения к памяти процессора за первым управляющим словом программы данного подканала, которое записывается в четвертый 7 и пятый 8 блоки памяти псдканалов.

На этом обслуживание данного подканала заканчивается и устройство переходит к обслуживанию следующего подканала.

Для изменения программы вывода какого-либо подканала процессор ставит

960788 соответствующую маску, тем саьым за= прещает вывод информации в данный подканал. Состояние подканалов по отработке подпрограмм процессор может контролировать, считывая через выход .

18 устройства содержимое соответствующих ячеек третьего, четвертого и пятого блоков памяти подканалов.

Использование изобретения поэ« воляет:вести вывод информации иэ различнйх областей блока оперативной па- 10 мяти, используя модификацию адресной части командных слов при помощи ийдексации; вести вывод информации в различные подканалы по одним и тем же подпрограммам вывода, что даст воэможность сократить объем блока долговременной памятиу оперативно изменять программы вывода путем использования различных подпрограмм блока долговременной памяти. 20

Формула изобретения

° устройство для вывода информации, содержащее первый блок памяти, второй блок памяти, первый формирователь адреса, шиФратор, первый регистр, пер-: вый выход первого блока памяти и выход второго блока памяти соединены соответственно с первым и вторым вхо- . дами первого регистра, выход которого является первым выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства путем модификации адресной части командных слов, s него введены-сумматор адреса, третий, четвертый и пятый блоки памяти, второй формирователь адреса, второй и третий регистры, формирователь очереди 10 запроса, первый вход второго блока памяти является первым входом устрой-! ства и соединен с входом второго регистра, с первыми входами третьего, четвертого и пятого блоков памяти,. вторые входы которых соединены с выходом шифратора и третьим входом первого регистра, первые выходы третьего, четвертого и пятого блоков памяти являются вторым выходом устройства, второй выход третьего блока памяти является третьим выходом устройства и соединен .с входом первого формирователя адреса,:выход которого соединен с третьим входом третьего. блока памяти, второй выход четвертого блока памяти соединен c,âõoäoì первого блока памяти и входом второго Формирователя адреса, выход которого соединен с третьим входом четвертого блока памяти, второй. выход пятого блока памяти соединен с первым входом сумматора адреса, второй вход которого соединен с вторым вы, ходом первого блока памяти, выход сумматора адреса соединен с вторым входом второго блока памяти, третий .вход которого является вторым входом.устройства„ выход третьего регистра соединен с первым входом формиро вателя очереди запроса, второй вход которого соединен с выходом второго регистра, выход формирователя очереди запроса соединен с входом шифратора, вход третьего регистра является третьим входом устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

jЮ 656048, кл. G 06 F 3/04, 1976.

2. авторское свидетельство СССР

9 591850, кл. G 06 F 3/04,. 1975 (прототип).

960788 .ц . Ъ>

Составитель С. Галич:

Редактор Q. Нрковецкая Техред Е.Харитончик .Корректор С.Шекмар

М

Заказ 7282/58 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Н-35, Раушская наб,, д 4/5

Филиал ППП "Патент",, г. Ужгород, ул.Проектная, 4