Преобразователь двоичного кода угла в двоично-десятично- шестидесятиричный код градусов,минут,секунд

Преобразователь двоичного кода угла в двоично-десятично- шестидесятиричный код градусов,минут,секунд

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социаяистичесннх

Республик

ОПИСАНИЕ

ИЗОБРЕТЕИИЯ

К АВТОРСКОМУ СВИДЕТИЗЬСТВУ. (63) Дополнительное Ic авт. свйд-ву —. (22) Заявлено 040180 (2f) 2864136/18- 24: по960791 р.1) М. Кл.з с присоединением заявки йо6 06 F 5/02

Государствеииый комитет

СССР ио делам. «зобретейий и открытий (23) Прйоритет

Опубликовано 2309.82. Ьюллетень йо 35 (33) УДК 681.325:. (088.8) Дата опубликования .описания 2309.82 (72) Авторы . изобретения

В.И.Война, Ю.М.Сикорский и М.Ф.Ярема (71) Заявитель (54} ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО .КОДА УГЖ В ДВОИЧНОДЕСЯТИЧНО- ШЕСТИДЕСЯТИРИЧНЫЯ МОД ГРАДУСОВ; т4ИН5 Т, СЕКУНД .- у

Изобретение относится к автомати ке и вычислительной технике и может, быть. использовано при построении преобразователей кодов.

Известен поеобразователь двоич-: ного угла в код градусов, минут, секунд, содержащий генератор нМпульсов, двоичный счетчик, двоично-: десятичныЕ счетчики, блоки.коррек- ции. элементы И: (1).

Йедостаткн известного устройства состоят:в нйзком быстродействии и низкой надежности..Наиболее близким к изобретннню по технической сущности и охемному построению является преобразователь . двоичного кода угла .в двоично-деся-тично-шестидесятиричный код граду+ сов, минут, секунд, содержащий .счет .чик.выходного кода, состоящий из тетрад и триад, последовательно сое«« диненные генератор тактовых импуль-. сов, первый и второй распределители импульсов и группу мультиплекееров, и элемент И 2 .

Недостатки известного преобразователя состоят в относительно низком. быстродействии и необходимости ис,пользования тетрады и дриады выходного счетчика с выводами счетных входов всех разрядов. ° .: Целью изобретение являфтся повншение быстродействия, расширение видов двойчно-десятичного кодирования и номенклатуры.тетрад и триад выходйого счетчика .

Поставленная:цель,достигается о тем, что в преобразователь двоичного . кода угла в двоично-.десятйчно-uiegTa-, десятиричный.код градусов, минут и секунд, содержащий.счетчик выходного кода, состоящий из.декад, генератор кмпульсов, последовательно соединенные

1 :первый .и второй раейределители йипульсов:, тактовые входы которых соединены с-, первым. и вторым выходами генераТора. имнулъаов соответственно, н

2© элемент И., выход которого соединен ©,ñî..âêîäàöè сброса счетЧнка выходного кода,-.:.первый ieîä элемента И.соединен

:с.:выходом старшего разряда второго, распределителя импульсов, а второй вход элемента И. является входом син". хронкзации преобразователя, первую и вторую группы мультиплексеров, вы- ходы коф)рых соединены с первыми и вторымн счетными входами соответ.:ствующих декад счетчика выходного

®;кода, выходы которого являются выхо960791 дами преобразователя, первая группа входов мультиплексеров первой и второй групп соединена с группой информацйонных входов преобразователя, вторая и третья группы входов мультиплексеров первой и второй групп 5 соединены с выходами первого и второго распределителей импульсов соответственно, включены сумматор по модулю два, дешифратор, шифратор эталонных кодов, группа триггеров пе- 1О реполнения и группа элементов дифференцирования, причем четвертые и пятые группы входов мультиплексеров обоих групп соединены с выходами дешифратора и шифратора эталон- 15 ных кодов соответственно, выход старшего разряда каждой декады счетчика выходного кода соединен с управляющим Т-входом соответствующего триггера переполнения группы, R-вход 20 которого соединен с соответствующим

I выходом первого распределителя импульсов, а выход i-го триггера переполнения группы (1=1 — (n- 1), где ичисло декад счетчика выходного ко. да ) соединен со входом (i +1) — го мультиплексера первой группы, инверсный выход второго разряда каждой декады счетчика выходного кода соединен через элемент дифференцирования группы с управляющим входом соответствующего мультиплексера второй группы, входы дешифратора соединены с выходами сумматора по модулю два, первая группа входов которого соединена со старшими разрядами группы информа-35 ционных входов преобразователя, вторая группа входов сумматора по модулю два соединена с младшими разрядами группы выходов первого распреде-лителя импульсов, старшие разряды 40 группы выходов которого соединены со входами шифратора эталонных кодов, синхровход сумматора по модулю два соединен с выходом мпадшего разряда второго распределителя импуль-45 сов. На фиг. 1 приведена блок-схема предлагаемого преобразователя кодов; на фиг. 2 — временные диаграммы рабаты преобразователя.

ПредЛагаемый преобразователь содержит генератор 1 импульсов, сумматор 2 по модулю два, первый и второй распределители 3 и 4 импульсов, . первую и вторую группы 5 и б мультиплексеров, дешифратор 7, декады 8 счетчика выходного кода, информационные входы 9 преобразователя, выходы 10 преобразователя, элемент И 11, шифратор 12 эталонных кодов, группу 13:;триггеров переполнения, вход - 60

14 синхронизации преобразователя, группу 15 элементов дифференцирования.

На временной диаграмме (фиг.2) отражены периодические последовательности парафазных тактовых импульсов на выходах генератора тактовых импульсов (t<, <), периодические последовательности импульсов К1(1), К1 (2),..., К1 (8) на выходах первого распределителя 3 импульсов, периодические последовательности эта-! лонных посылок число-импульсного кода цифр четыре и восемь на выходах шифратора 12 К4 (1), К4 (2), К4 (3) ...К8; периодические последовательности импульсов на выходах второго распределителя 4 импульсов Т1,Т2,Т3, сигнал управления переносом на выхо- де триггеров переполнения УП1, импульс переноса на выходе мультиплексера второй x ðóïïè Н1.

Суммирование информации в разрядах счетчика выходного кода может вестись без дополнительной коррекции результатов суммирования благодаря использованию одного из двух типов число-импульсного кодирования: унитарного (одновесового с весом "1") кодирования десятичных цифр соответствующим количеством импульсов 1,2,3,...,9 в одной кодовой посылке или двухвесового кодирования десятичных цифр двумя кодовыми посылками, формируемыми на двух выходах с общим количеством импульсов

1,2,3,4,5 в обеих посылках.

Унитарный код используется при наличии только одного внешнего вывода входа первого триггера декады, а. двухвесовой код — при наличии внешних выводов первого и второго триггеров декады.

Рассмотрим работу предлагаемого преобразователя кодов при двухвесовом кодировании информации.

Для кодирования цифр от 1. до 9 в двухвесовом число-импульсном коде необходимо определенное количество кодовых посылок, приведенное в табл.1.

Унитарный двухвесовый код уступает коду "8-4-2-1" по затратам времени на суммирование кодируемой информации с помощью счетчиков. Действительно, если для записи 15 единиц информации в коде "8-4-2-1" достаточно 4 такта, то для записи в десятичный разряд счетчика Ст10 числа 9 необходимо 5 тактов, а в унитарном коде — 9 тактов.

Однако преимущество использования унитарного и двухвесового кодирования по сравнению с четырехвесовым при суммировании кодов чисел в разрядах счетчика выходного кода заключается в том, что в этом случае не требуется дополнительная коррекция кода результата суммирования, записанного в этих разрядах. Это обеспечивается тем, что счетный вход

С2 .второго триггера разряда, на который поступают кодовые посылки с

960791 весом "2", находится вне кольца обратной связи, исключающей шесть избыточных состояний декады.

Благодаря этому, при записи в декаду значения очередного слагаемого в двухвесовом коде исключена возможность получения любой иэ шести запре щенных комбинаций. В предлагаемом ,преобразователе кодирование информации производится с помощью эталонных кодовых посылок десятичных цифр., для формирования которых введен шифратор 12 эталонных последовательностей.

На выходах шифратора 12 формируются периодические последовательности эталонных кодовых посылок с периодом повторения,. равным Т„(фиг.2).

К4(1), К4(2), К4(3) — для кодирования цифры 4; К8 — для кодирования цифры 8.

В качестве периодических последовательностей эталонных одноимпульсных кодовых посылок цифры 1, распределенных.на вход С1 первого триггера декады, одноимпульсных кодовых посылок цифры 2, распределяемых на вход С2 второго триггера декады, в предлагаемом преобразователе кодов используются периодически посл довательности импульсов К1(1), Kl(2),...К1(7),К1(8), формируемые на выходах первого распределителя 3 импульсов.

Последовательности эталонных .кодовых посылок K4(i) и К8 распределяются на вход С2 второго триггера декады счетчика при кодировании цифр 4 и 8 во всех разрядах счетчика. Кодовые посылки цифр 3 5 7 и 9 распределяются на входы С1 и С2 первого и второго триггеров каждого разряда счетчика выходного кода.

Одноименные кодовые посылки одноимпульсные K1(l), К1(2),...,Kl(8) и двухимпульсные К4(1.), К4(2), K4(3) различаются только взаимным расположением импульсов в интервале времени Т, задаваемым вторым распределителем импульсов.

Введение шифратора число-импульсного кода позволяет повысить эффективность использования тактов K(i) в каждом из интервалов времени Т с учетом межразрядных импульсов переноса.

С помощью.мультиплексеров 5 и б, относящихся к первым и вторым триггерам разрядов счетчика выходного кода, производится уплотнение информации на счетных входах С1 и С2 первого и второго триггеров каждого разряда, поступающей с трех направлений, с выходов К1(i) первого распределителя импульсов и шифратора

12 K(i), с выходов Т„ второго распределителя импульсов; с информационного входа Хо преобразователя.

Кроме того, на входы С1 и С2 первогс и второго триггеров каждого разряда поступают импульсы переноса П, из предыдущего триггера младшей разрядности.

С помощью группы триггеров переполнения, включенных между соседними разрядамн выходного счетчика, производится разделение во времени операций записи информации

10 в каждый из разрядов выходного счетчика и записи межразрядных импульсов переноса, произвьдимой в наперед заданные моменты времени посредством использования первого

:15 распределителя импульсов в качестве генератора синхроимпульсов.

Рассмотрим работу предлагаемого преобразователя кодов.

Работа группы триггеров 13 переполнения основана на записи и хранении в течение интервала времени, не превышающего длительности периода Ти им-. пульсной последовательности K1(i). импулъса переноса, возникающего на выходе младшего разряда счетчика выходного кода после формирования в этом разряде суммы кодов чисел, превышающей десять единиц. Состояние 0 =1 на выходе триггера,13 используется в качестве управляющего

ЗО сигнала УП1 при формировании сигнала переноса П ..

В предлагаемом преобразователе .кодов импульсы переноса разрядов 0,1, 1,...,10 выходного счетчика формируЗ5 ются синхронно с импульсами К1(1), K1(2),...,К1(8) последовательностей, снимаемых с выходов первого распределителя 3 импульсов, одновре- менно использчемого в качестве фор4О мнрователя синхроиьпульсов межразрядных.переносов П1, П2, ПЗ, П4, П5.

В качестве примера рассмотрим как происходит формирование импульса.пе. 45 реноса П1 из разряда 0,1" в разряд 11 счетчика выходного кода.

Импульсы переноса П1 из разряда 0,1" в разряд 1", синхронные с импульсами последовательностч К1(1), 5О формируются с помощью мультиплексера, связанного с первым триггером декады единиц секунд, когда поступает сигнал УП1 положительной полярности с выхода триггера 13 в положительный импульс последовательности К1(1)

locne.îêîí÷àíèÿ формирования синхронного импульса переноса П1 триггер 13 устанавливается в исходное состояние отрицательным Фронтом синхросигнала последовательности К1(1), 6О Очевидно, что в случае отсутствия импульса переполнения на выходе младшего разряда счетчика триггер 13 продолжает находиться в нулевом состоянии, когда сигнал УП1=0 и импульс

65 переноса П1 не формируется.

960 791

В интервале времени между двумя одноименными синхроимцульсамк переноса, равном Т„, количество единиц число-импульсного кода, суммируемого с кодом, ранее записанным в данном разряде, не должно превышать

10 и б единиц для десятичного и шестиричного разрядов, соответственно.

Действительно, если. в десятичном разряде .Формируется сумма чисел

9+10, где 9 — максимальное значение числа, хранимого в декаде, то .на выходе декады при суммировании формируется один импульс переполне ния, т.е. устанавливается состояние (УП;=1), а в декаде вновь Фиксируется код числа 9.

Введение синхронизаторов импульсов межраэрядных переносов позволяет производить суммирование кодов параллельно и одновременно во всех разрядах выходного счетчика. При этом на время Фс рмкрования синхпо ных импульсов переноса П1,П2,...,П5 в предлагаемом преобразователе предусмотрен запрет поступления ко-дов суммкруемыя чисел в соответствующие разряды выходного счетчика.

С учетом количества тактов преобразования, отведенных на синхронизацию импульсов межразрядных переносов, количество тактов преобразования при двухвесовом число-импульсном кодировании "2-1" сумкируемых кодовых посылок не превышает 60, при унитарном кодировании — не превыша-, ет 90 °

Дальнейшее значительное уменьшение количества тактов преобразования, например в 3 раза (до 21 такта), в предлагаемом преобразователе кодов достигается тем, что в него введены вспомогательные накопительные сумматоры по модулю 2 - дешиф раторы сумм состояний логических единиц входного кода двоичных разрядов, сгруппированных поразрядно, по разрядам 0,1"., 1",..., 10,10 счетчика выходного кода по признаку объе-. динения равных слагаемых цифр соответствующих десятичных эквивалентов.

Разряды .входного двоичного кода сгруппированы в 9 групп, показанных в табл. 2.

Необходимям условием для выделения групп двоичных разрядов является принадлежность цифр их десятичных эквивалентов к одному и тому же десятичному разряду m.

Достаточным условием объединения в одну группу ряда двоичных разрядов входного кода является равенство слагаемых цифр тех десятичных эквчвалентов группируеваях двоичных разрядов, которые относятся к одному и тому десятичному разряду

m счетчика выходного кода. В табл.2 объединены в 9 групп слага4мые цифр, равные кли большие 5 из числа относящихся к десятичным разрядам, а также слагаемые цифр, равные кли большие 3 из числа относящихся к шестиричным разрядам выходного кода.

Например, в группу 1 объединены, двоичные разряды 8,10 и 15 входного кода по принадлежности соответствую10 щих цифр 5,6 и б к разряду 0,1" выходного кода. Достаточным условием объединения 8,10 и 15 двоичных разрядов в группу 1 является равенство слагаемых 5 цифр 5 и б, предf5 ставленных в виде сумм слагаемых

5+О и 5+1,.соответственно, иэ числа относящихся к десятичному разряду 0,1" выходного кода.

Согласна табл.2 в группу V объединены 6,7,11,13,15 двоичные разряды по равенству слагаемых 3 циФр 3 и 4, представленных в виде сумм слагаемых 3+0 и 3+1, из числа относящихся к шестиричному разряду 10

Как следует кз табл.2, одни и те же разряды входного двоичного кода ьюгут входить в различные группы.

Например, разряд 6 двоичного кода входит в V, 71, VII u VIII группы.

В предлагаемом преобразователе кодов производится суммирование состояний логических единиц разрядов

35 входного двоичного кода при

ХР=1,входящих в одну группу, и дешифрация результатов суммирования с помощью соответствующих сумматоров-дешифраторов. Сигналы на выходах сумматоров-дешифраторов ксполь40 эуются в качестве управлякюцих при записи кодов каждой из сумм слагаемых цифр, принадлежащих к одной группе, относящейся к младшему разряду (m-1) счетчика выходного кода.в

45 два соседних разряда (m-1) к m где разряд m — старший из названных разрядов..

Благодаря введению предлагаеmm сумматоров-дешифраторов значи5О тельно сокращается время преобразования кодов за счет записи суммкруемых кодов в два соседних разряда, когда формирование каждой единицы переноса в старший разряд произво55 дктся без сУммиРования 10 единиц в младшем разряде счетчика выходного кода.

Рассмотрим работу сумматора по модулю два к дешифратора II группы разрядов, объединяющей 11,16,17,18 разрядов двоичного кода.

Сумматор по модулю два состоит кэ последовательно соединенных элементов 4-2И-4ИЛИ элемента 2И, трехразрядного двоичного счетчика Ст2.

65 Первые входы элемента 4-2И-4ИЛИ

960791

45 соединены с входами 11, 16,17, 18 разрядов входного кода, вторые входы — с выходами K1(1), К1(2), К1(3)»

К1(4) первого распределителя импульсов, второй вход элемента 2И подключен к первому входу Т1 второго распределителя импульсов, выходы дешифратора 7 Z 8) »Z(6) Z4 Е г) подключены к входам мультиплексера, выход которого — с. входом второго

11 триггера декады О, 1, а выходы

Е®) Е г) Z(l)» к первым входам муль))) ° . 11Т» )) 3 типлексеров, выходы которых соединены с входами первого и второго триггеров. декады 1" .

Работа сумматора по модулю два и дешифратора осуществляется следующим образом.

Во время действия сигнала T1=1

Ьоступакщего с первого выхода второго распределителя 4 импульсов, 20 в течение четырех тактов последовательностей K1(1)-Kl(4) йа вход двоичного счетчика поступает количество импульсов С ч 1 ч 2 ч 3 ч 4, равное числу логических единиц ХР=1 состоя- 25 ний 11, 16, 17, 18 разрядов входного кода. После окончания четвертого такта K1(4) на выходах Y„, Y>,.Y3 двоичного счетчика Ст2 сохраняется одна из следующих комбинаций логи-«1. 30. ческих состояний, записанная в зависимости от количества логических единиц состояний х)=1 двоичных разрядов в группе (см.табл.3). (г) (т) (Т)

Т При этом выходные сигналы Z„„, Z„2, 35

2))ь II группы разрядов используются в качестве управляющих при записи соответственно 1 Ч 2 ч 3 единиц пере11 носа в старший разряд 1 счетчика выходного кода, а выходные сигналы 40 . Zn) Z(2) 2(т)и Е(т) используются в

9 6 4 качестве управляющих при записи

8 Ч б Ч 4 ч 2 единиц в младший разояд 0,1". Следует отметить, что 7 управляющих сигналов Z; достаточно снимать только с четйрех выходов дешифратора за счет равенства следующих сигналов Z() Р Z(n Z(21 Z()

)).1 e ° II1 4 ) n > (г)

Согласно табл.3 суммирование 32 единиц сум)ы цифр десятичных эквивалентов 11,16,17,18 разрядов, относящихся к разряду 0,1" сводится !

1 к записи в разряд 1 не более 3 единиц переноса и к записи в разряд

0,1" 8ч б v 4 Ч 2 единиц за время, не превышающее 4 такта K1.(i) при цвухвесовом число-импульснсм кодировании вместо. 16 тактов K1(i), необходимых в TOM случае, если не использовать сумматор по модулю два и 60 дешифратор.

Следует отметить, что в случае, суммирования цифр 5, относящихся к десятичным разрядам выходного кода, и цифр 3, отйосящихся к шести- 63 ричным разрядам 10" и 10 выходного кода, нет необходимости в дешифраторе.

В этом случае сигналы логических единиц, снимаете непосредственно с выходов У; двоичного счетчи- ка Ст2, используются в качестве управляющих У; =Е;при записи 5 единиц в чладший десятичный разряд (при

Yq =2=1) при записи 3 единиц в младший шест)ричный разряд (при Y>=Z3=.1) и при записи 1 или 2 единиц переноса в соответствующие старшие разряды (при У, =1 или Y =1) .

Аналогично строятся сумматоры по модулю два и дешифраторы других групп разрядов.

Логические функции, выполняемые сумматорами по модулю два и дешифраторами. 9 групп в соответствии с табл.2, приведены в табл,4 из которой следует, что каждый из дешифраторов III и 1V групп, взятых в отдельности, состоит из двух элемен- . тов 2И. Соответственно, в I,III,×, ХХ группах в дешифраторах нет необходимости и соответствующие управляющие сигналы Z; снимаются непосредственно с выходов счетчиков Y Y,, ) 3

На основе рассмотренных одноступенчатых сумматоров по модулю два и дешифраторов компонуются двухступенчатые блоки при незначительном усложнении исходных схем.

Рассмотрим работу двухступенчатого сумматора по модулю два и .дешифратора, построенного на основе одноступенчатых схем I,II 1 Ч, групп двоичных разрядов.

Реализуется на основе одноступенчатых схем $М-ДС III и IV групп двоичных разрядов входного кода путем замены элемента 4-2И-ИЛИ на элемент

5-2И-5ИЛИ сумматора .по модулю два и дешифратора III группы и введения элемента 4 ИЛИ между выходами сумматора IV группы и первым входом введенного элемента 2И,. входящего в состав элемента 5-2Й-5ИЛИ, второй вход которого подключен к выходу

К1(5) первого распределителя импульсов.

После четырех тактов K1(4) на выходах одноступенчатого-сум)втора. по,модулю два и дешифратора IV группы формируются управляк)щие сигйалы Z, которые могут использоваться для непосредственной записи 9 ч 8 v 7 V 6 единиц в разряд 1 в случае, если

II двухступенчатая схема не реализована.

В случае использования двухступен (4) чатой схеьн управляющие сигналы Zl; на выходах дешифратора 1V группы разрядов используются для записи .4 Ч 3 Ч 2 Ч 1 единиц в разряд 1 ) 960791

12 а управление запйсью пяти единиц, дополняющих значения цифр 4,3,2,1 до 9,8,7,5. соответственно, ведется с выходов Zj(3) дешифратора IIX группы разрядов входного. кода.

Рассьютренное преобразование схе- мы одноступенчатых сумматоров по модулю два и дешифраторов в двухступенчатую. позволяет уменыаить количество- тактовых импульсов K1(i) записи информации в раэряэм выходного счетчика на 5 единиц., Логические функции, выполняеьие дйухступенчатыми сумматорами и дешифраторами 1 1 и П групп Разрядов входного кода, приведены s табл.4.

Распределение. кодовых посылок на входы разрядов счетчика выходного кода предлагаемого преобразователя кодов с введенными сумматорами

et дешифраторами приведено.в табл.5, из которой следует,:что запись суммнруемых кодовых посылок двухвесового число-импульсного кода цифр десятичных эквивалентов 18-разряд- ного входного двоичного кода с повюзью предлагаемого преобразователя кодов производится эа 16 тактов

K1(i), где 1=3.,2,3, 7,8. Зри этом . достаточно формировать 3 последова- . тельности импульсов Т1 T2,ÒÇ на выходе второго.распределйтеля импульсов. В интервале временн, когда

Т3 1 при К1(1) l, К1(2)1, К1(3)1, К1 (4) 1, K l (S).=1 осуществляется перепись в старшие разряды тех единиц переноса П1, П2, ПЗ, И4,.05, которые остались храниться s триггерах 13 соответствующих синхронизаторов после окончания суммирования в предыцущем интервале времени, когда Т2=1.

Так как перед началом цикла преобразования кодов во время, пред шествующее сигналу Т1®1, разряды .счетчика устанавливаются в нулевое состояние импульсов сброса, то на протяжении интервала Т1=1 допускается запись в десятичный разряд не более 19 единиц, а в шестирич ный разряд - не более 11 единиц.

Кроме того, в этом случае при.Т1 % и К1(1)=1 в первые и вторце. триггеры всех разрядов вюжно одиовременнб записать коды чисел 1 и 2 (см. вабл.5).

В табл.5 цифрами.1 и 2 обозна=

- чены кодовые посылки, распределяемые на входы nepsoro и второго ъфиггвров разрядов выходного счетчика,соответственно. Рамкаии очерчены кодовые посылки К4(1), К4(2), K4(3) и К(8), формируем на выходе шифратора число-импульсного кода., За 8 тактов К1(1), Kl(2) ф (8) прн Т1=1 в рассматриваемой реализации преобразователя может бытЬ осуществлена запись 17. единиц в десятичные разряды счетчика выходного кода. S табл.5 показано, что при

Т2=1 в предлагаемом преобразователе кодов предусмотрен запрет поступления кодов суммируеьих чисел в соответствующие разряды во .время ,формирования синхронных импульсов .переноса: в разряде 0,1"- прн

Кl (1)=1, в разряде 1"- при Кl (1) 1, .

® и Ki (2)=i., s разряде 10 - при

К1{2)=1 и К1{3)=1, в разряде 1 при K1(3)=1 и Kl (4)=l, в разряде

10, - при К1(4)=1 и Kl (5)=1, в разf ряде 1 — прн K1(S) =1. В рассмот5 ренной реализации предлагаемого преобразователя кодов нет необходимости в синхронизаторе межразрядных переносов между разрядами 1 и 10

«

2О . Таким образом, за счет введения. в предлагаемы преобразователь шифратора эталонных кодов группы триггеров переполнения и сумматоров по моДулю два и дешифраторов сумм состоя25 ний логических "1" групп разрядов .входного двоичного кода количество тактов преобразования 18-разрядного двоичного кода в код градусов, минут, секунд, десятых долей секунд .. сводится к 21 такту.при двухвесовом число-импульсном кодировании.

Ври унитарном кодировании инфор. мации число тактов преобразования кодов не превышает 40.. Следует отметить, что при существенном упроЗ щении сумматоров-дешнфраторов, когда, например, ограничиваются суммированием только ХХ и ПХ групп двоичных. разрядов входного кода, коли. чество тактов иреобразования .при

4О даухвеоввом число-имиульсном кодировании не превышает 50 при унитарном кодировании — не йревмаавт 80, Таким образом, .с поыощью предлагаемых схемных решений преобраэовате45 ля Кодов обеспечивается .независимость структуры предлагаевюго преобразователя кодов от типа двоычно-десятичного кодирования и наличия внешних выводов счетных входов второго, .

« Е третьего и четвертого триггеров декад, выходного счетчика,что существенно упрощает стыковку., предлагаемого преобразователя кодов .с внешними абонентами, позволяет широко ucgg пользовать микросхема йовйшенной .,интеграции„ в то время как .код ,2-4-2-1, используемый в известном преобразователе, не имеет микросхемной реализации и Йирояого рас 4 пространенйя. Кроме того, существен-,/ но повышено быстродействяе - коли- /: честно тактов преобразования кодов .уменьшается в 4 раза (с 84 тактов до 21)> при прочих равных условиях минимальная длительность периода .следования t импульсов на выходе

960791 рнода этих импульсов при использовании кода 2-4-2-1, а надежность используемых декад выше за счет ,исключения меадутактовых импульсов. Та л а генератора тактовых импульсов в предлагаемом преобразователе, кодов при использовании кода 8-4-1-1 в 3 раза меньше минимальной длительности пе- . б и ц 1

Кодируемая цифра

1 Г 1 1Ч Т Г Т Г

Вина

1 - 1 — 1 — 1 — 1

1 1 2 2 3 3 4 4

Таблица 2

Разряды градусов, минут,. секунд

100 10 1 Ы 1 10

0, 1 "

8 1Х

Х2. 1+8 1Х

5VIII

Х4

3 VII

1 5VI

5 ЧП? 3 ЧП 2+5 VI 3V

Хб

Х7

1+3И1 3+5 VI 1+3V

5III

2 4

1+3 VI I 2 2

5. I

X1О

1+SI

SIII

3Ч 2

8 II

Х12

1+5 III 4

S VE

3V 3+5 III 2

XI 3

Х14 с

9 IV

Х15

1+5 I

9 IV

8П

Х16

9 IV

Х17

9 IV

Х18

Двоичный разряд, Хр

Х8 Х9.

Количество кодовых. импульсных посылок с весом "1", нодавае« вих на вход С1 первого триггера разряда

Количество кодовых импульсных посыпок с весом "2",:подаваемых на вход С2 второго триггера разряда

1+8II

1+8II

960791

Таблица 3

{Количество логических единиц

11 ° 16,17 и

18 разрядов двоичного кода

Логическое состояние сигналов на выходах дешифратора

Логическое состояние выходов двоичного счетчика

СТ2

Десятичные эквиваленты сумкы состояний, приведенные ко входам

1 двух разрядов одного разряда

m-1 О, 1"

Z(2} Z{2 }

1 nS

У3 У2

m m-1

) 11 O1"

Все щ

Z,-=0

О.

Все

Е ° =О

Все (1i

Е„=l

$ 21 1

Р=1

S

16

0 ZnL1

1 Z(2}=1

0,4

00 1

0 п2

Zfi3=1 (Э} 32

T.àáëèца 4

Логические функции, входные и выходные переменные сумматоровдешифраторов групп разрядов входного кода

Группы разрядов вы

Логическая функция "сумма по mode" т."=f(}()

j . Р

Логические функции Z и, = %(V; 2

П (y} реализуемые дешифраторами

Входные переменные дешибратоу(} ходного кода

Z щ ° ОТНОСЯ-. (и} щиеся к старшим разрядам й

Zщ ОТНОСЯ (п} шиеся к мпадшим разрядам (m»12 16) „(5)

П1.. 2 .(5)= {(" П2= Ь у(6)

П1 (6) (6) п2

ХЬО+Х?ОХ @Х,Р+Х15

Y(6} у(6), у(Ь) 1 2 3

z(6 } у(Ь )

В ОХ,ВХ1 (Ъ} у{ } у(1) у(1}

X Q+?(0+X SZ 1э 2 Ь

8 10 б 5

}(л)Х О+ 1тО+)(Щ Y() ((2). У(2) I ))(„,eX QX„OZ,Ì Y(33) (Я—

1y )(„(Э)(1 0, ОХ„, м) м у() 1 Y2t З (1) (1)

5 1 (2) „(2) у(2).

Z(2)= 9(2}Ч (2)

1 1 2.

Z2= Y(Ú) Y(ú), 4 1 2 («)

2. 3, (2) (2) (2)

5 З (и,{()

Z(4) Y(4)Y(43, 2 у(4) y(4)у(4)

3 1 2

Z(4)= у(4) Ч(4).

1 2 (4} Ч(4)

Э (4) (4)„? (4УЧ

5 4 3

ЧЫ4) Ч

2 1, Z(g ) Y(5) (1i )= Y("}Z(2) g

П1 2 П1

Y(1) Z(2) . Tl2 (112) Ч(1)Ч (2}Ч2(Х)

П2 (1) Э 4 2

2(2)» Z(2) Ч Z(2)

П1 1 2, Z(1 2} =Y()Z(2) п2(2) п1

ZP) ((3)

П1

z =у(П2 э

Z(")= Х(4)

П1 3 (4) = (4)

П2 2. ()» (4)

П3 1

960791

Продолжение табл. 5

Десятичный эквивалент

Выходной разряд

Т2

2 1 (2 2

С2 2

П2

2 2

Х1.1 ч

2(5 ч 2(5) П2 П1

2(() 5

Хь

2 (2 2

2 2

Х хв 2 2

Х 9

X,,Ú х„„ Ф

2Сь) 2Ъ)

П . fl 1 . () т

Х5

2 . 2

Х8

10 (..игналы управления записью информации в разряды вых.счетчика

Х„

Хщз (4.$Z(4)ч Z(4)v Z(4)

4 Ь е(Ич Р)

h1 - h1

Z(4) q Z(4)q2(4) щ ПЪ ) П г .

3 х„

Логические, единицы последовательностей

T и К1 li}

Т1

960791

22

Продолжение табл. 5

Логические единицы последовательностей

Т и К1 1}

Т1 Т2

Выходрой. разряд

Деаятичный эквивадент

Сигналы управления записью информации в разряды вых.счетчика

К1 1) К1 gi) Х11 (11 (1)

2„ ч 2 (8)

П5 (2 2 4

2 2

1 1

2 2

Х5

Х1

ХЕ (в)

П1 г ч2

4 (2 2

j pO

Х4

Х5

Ещ

1 1

+ Мини

Минимальное из возможных значений соответствую его десяти эквивалента. ичного

Формула изобретения

Преобразователь двоичного кода угла в двоично-десятично-шестидесятиричный код градусов, минут, секунд, содержащий счетчик выходного кода,состоящий из декад, генератор импуль- . 5О сов, последовательно соединенные первый и второй распределители импульсов, тактовые входы которых соединены с первым и вторым выходами генератора импульсов соответственно,и элемент И, выход которого соединен со входами сброса счетчика выходного кода, первый вход элемента И соединен с выходом старшего разряда второго распределителя импульсов, а второй вход элемента И является входом синхронизации преобразователя, первую и вторую группы мультиплексеров, выходы которых соединены с первыми и вторыми счетными входами соответствующих декад счетчика вы ходного кода, выходы которого являются выходами преобразователя, первая группа входов мультиплексеров первой и второй групп соединена с группой информационных входов преобразователя, вторая и третья группы входов мультиплексеров первой и второй групп соединены с выходами первого и второго распределителей импульсов соответственно, отличающийся тем, что, с целью повышения быстродействия, в него введены сумматор по модулю два, дешифратор, шифратор эталонных кодов, группа триггеров переполнения и группа элементов дифференцирования, причем четвертые и пятые группы входов мультиплексеров обоих групп сОединены с выходами дешифратора и шифратора эталонных кодов соответственно, выход старшего разряда каждой декады счетчика выходного кода соелинен с управляющим

23

960791

T-входом соответствующего триггера переполнения группы, к-вход которого соедииен с соответствующим выходом первого распределителя импульсов, а выход i.-го триггера переполне-. ния группы (1=3 - (n-3), где n - -5 число декад счетчика выходного кода) - .со:входом (1+1)-ого мульти плексера первой группы,.инверсный выход второго разряда.каадой декады счетчика-выходного кода соединен Щ

,через элемент дифференцирования группы с. управляющим входом соответствующего мультиплексера второй группы, входы дешифратора соединены с выходами сую4атора по модулю два, первая 5 группа входов которого соединена со старшими разрядами группы инфор мационных входов преобразователя, вторая группа входов сумматора по модулю два соединена с млащанми разрядами группы выходов первого распределителя импульсов, старшие разряды группы выходов которого. соединены со входами шифратора эталонных кодов, синхровход сумматора по модулю два, соединен .с выходом младшего разряда второго. Распределителя импульсов.. Источники. информации, принятые so внимание при экспертизе

1. Авторское свидетельство СССР 9 400891, кл. G 06 F:5/02, 1970.

2. Авторское свидетельство СССР

В 444179ю кл. G 06 F 5/02» 1972 (прототип), 960791

K9() Редактор А.И пдкина

Заказ

И (7) и®

Сост ави тел ь М. Арща в ский

Техред Ц.Харитончик Корректор С.Шекмар

7282/58 . Тираж 731 Подписное

ВНИИХИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ЧГП "Патент", г.. Ужгород, ул. Проектная, 4