Устройство для обнаружения и исправления ошибок в системе остаточных классов

Устройство для обнаружения и исправления ошибок в системе остаточных классов

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

<п960823 (61) Дополнительное к авт. свид-ву (22) Заявлено 040880 (21) 2967296/18-24 с присоединением заявки ¹ (23) ПриоритетОпубликовано 23.09.82 Бюллетень ¹ 3 5

Дата опубликования описания 2309,82

Р М К з

G F 11/08

Государственный комитет

СССР по делам изобретений и открйтий . (3) УДК 681.325. . 53 (088. 8) (72) Авторы изобретения

В.С. Василенко и С.И ° Григорьев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И ИСПРАВЛЕНИЯ

ОШИБОК В СИСТЕМЕ ОСТАТОЧН61Х КЛАССОВ

Изобретение относится к вычислительной технике и предназначено для обнаружения ошибок, возникающих в арифметическом устройстве ЭВМ в процессе вычислений.

Известно устройство для обнаружения ошибок в системе остаточных классов, содержащее два блока памяти, три сумматора, три преобразователя в дополнительный код, сумматор по модулю Р„ первого уровня, два сумматора по модулям Р„„ и Рк первого уровня, два сумматора по модулям Р„„ и Ркz второго уровня и блок формирования сигнала ошибки, причем и-1 входов устройства соединены с входами первого блока памяти, выходы которого csяэаны соответственно с входами сумматоров, выход .первого сумматора подключен к первому входу сумматора по модулю Ри первого уровня, второй вход которого через йервый преобразователь в дополнительный код соединен с и-м входом устройства, а выход - с входом второго блока памяти (11.

В этом устройстве с помощью сумматоров и преобразователей, блоков ,памяти и сумматоров по контрольным модулям первого и второго уровней обеспечивается получение разностей между кодом контрольных частей слова и свертками кода информационной части слова по контрольным модулям Р« и Рк . Анализ полученных разностей позволяет сформировать сигналы о знаке числа, наличии ошибки в его представлении и выполнить исправление ошибок определенного класса. Но имеющаяся большая избыточность используется лишь для формирования указанных двух сигналов.

Исправление ошибок при этом не производится.

Наиболее близким к изобретению техническим решением является устройство для обнаружения ошибок в системе остаточных классов, содержащее регистры информационной и контрольной частей слова, входы которых являются входами устройства, преобразователь кода из системы остаточных классов в позиционную систему счисления, блок свертки слова по контрольным основаниям, схему сравнения, первый вход которой подключен к .выходу регистра контрольной части слова, а второй — к выходу

f блока свертки слова по контрольным

З0 основаниям, входом .подключенного к

960823. выходу преобразователя кода из системы остаточных классов в позицион- ную систему счисления, первый вход которого подключен к выходу регистра информационной части слова, а второй — к выходу регистра конт- 5 рольной части слова, выход схемы сравнения является выходом устройства (2).

Недостатком устройства является отсутствие возможности исправления IG ошибок.

Цель изобретения — расширение функциональных возможностей устройства за счет обнаружения всех одиночных ошибок и исправления одиночных ошибок, не выводящих величину контролируемого числа за предела

Я+1 диапазона Г)Р„.

1=1

Поставленная цель достигается тем, что устройство содержит блок выделения ошибочного основания, элемент И, блок хранения поправок, сумматор, элемент ИЛИ-НЕ, причем выход схемы сравнения подключен к первсму. входу элемента И и управляющему входу блока хранения поправок, группа адресных входов которого объединена с соответствующими входами элемента ИЛИ-НЕ и подключена к группе выходов блока выделения ошибочного основания, входы которого объединены с ссответствующими входами первой группы входов сумматора и,подключены к соответствующим выходам регистров информационной и контрольной 35 частей слова, вторая группа входов сумматора подключена к соответствующим выходам блока хранения поправок, второй вход элемента И подключен к выходу элемента ИЛИ-НЕ, выход 4() сумматора является информационным выходом устройства, выход элемента

И является выходом Ошибка устройства.

При этом блок выделения ошибочного основания содержит группу из (n+1) дешифраторов, группу из (n+1) элементов ИЛИ, группу из (n+1) схем сравнения, выходы которых являются группой выхода блока, выходы 1-ro дешифратора группы подключены к соответствующим входам i-го элемента

ИЛИ (i = 1,2,...,n+1), выход которого подключен к входу i"é схемы сраВнения с константой, входы дешифратЬров являются входом блока.

На фиг.1 представлена блок-схема устройства; на фиг.2 — схема блока выделения ошибочного основания.

Устройство содержит регистры 1 и 2 информационной и контрольной 60 частей слова, преобразователь 3 кода из системы остаточных классов в позиционную систему счисления, блок 4 свертки слова по контрольным основаниям, схему 5 сравнения, блок 65

6 выделения ошибочного основания, элемент И 7, элемент ИЛИ-НЕ 8, блок

9 хранения поправок, сумматор 10, группу дешифраторов 11, группу элементов ИЛИ 12, группу схем 13 сравнения.

Блок 4 свертки слова по контрольным основаниям представляет собой многоярусную схему, в каждом ярусе которой установлены сумматор и умножитель (не показаны). К первым входам сумматора каждого последующего яруса подключены выходы сумматора предыдущего яруса. На вторые входы сумматоров через умножители подключены разряды позиционного представления информационной части слова с выхода преобразователя 3 °

Блок 6 выделения ошибочного основания преобразует вычеты по основаниям системы в унитарный код, который через элементы ИЛИ 12 поступает на входы схем сравнения 13, где происходит его сравнение с константой -1. Если вычет по некоторому модулю не имеет ошибки, на выходе схемы 5 сравнения по данному модулю сигнал равен нулю . Если вычет по некоторому модулю ошибочен или неправильно дешифрирован, на выходе схемы 5 сравнения по данному модулю сигнал равен единице.

Блок хранения поправок 9 представляет собой, например, одностороннее запоминающее устройство, в котором хранятся величины поправок.

Адрес ячейки этого запоминающего устройства задается кодами с выходов блока 6 выделения оажбочного основания и схемы 5 сравнения.

Сумматор 10 представляет собой набор сумматоров, каждый из которых обеспечивает сложение по соответствующему основанию вычетов, поступающих на его входы.

Устройство. работает следующим образом.

На регистры 1 и 2 из арифметического устройства 3BN поступает контролируемый код слова, состояший из совокупности вычетов числа по контрольным и информационным основаниям. Информационная часть слова преобразуется в преобразователе

3 в позиционный код. Цифры позиционного кода слова по мере их формирования подаются на блок 4, где в умножителях вычисляется произведение по контрольному основанию данной цифры позиционного кода слова на величину произведений оснований, по которым формирование цифр позиционного кода закончено, т.е. формирование величины

1-1 „= С „ Р; )P

960823 где а. — i-ая цифра позиционного ко1 да слова;

Р. — j --oe информационное основание;

1 вычисление вычета величины к х по основанию Р„.

Полученная величина я; в i-м сумматоре блока 4 суммируется с результатом сложения в (i-1)-м сумматоре, При этом в первом из сумматоров производится сложение кода нуля с величиной „= )a„ )P

В результате этого на выходе последнего сумматора блока 4 формируется свертка по контрольному основанию информационной части слова, которая в схеме 5 сравнения вычитается из кода контрольной части слова. Если эта разность равна нулю, сигнал . ошибки не выдается, так как исходное число правильное и его коррекция не требуется. В этом случае на выходе блока 9 хранения поправок формируется нулевой вектор коррекции, к исходное число без изменения через сумматор 10 поступает на информационный выход устройства. В противном случае код на выходе схемы 5 сравнения совместно с кодом на выходе- блока б выделения ошибочного основания используется для формирования адреса ячейки в блоке

9 хранения поправок или формирования сигнала ошибки на выходах Ошибка устройства.

При обнаружении ошибочного вычета в блоке 6 его выходные сигналы совместно с выходными сигналами схемы 5 сравнения используются для обращения в блок 9 хранения поправок.

Считанная из блока 9 поправка в сумматоре 10 складывается с кодом корректируемого слова. Скорректированное таким образом слово выдается на информационный выход устройства. Если на выходе схемы 5 сравнения сигнал ошйбки не равен нулю, а блохом 6 ошибочное основание не обнаружено, то информация для исправления ошибки недостаточна, из блока 9 хранения поправок считывает- ся нулевой вектор коррекции и контролируемое слово выдается через

-..óììàòîð без изменения. При этом на выходе элемента ИЛИ-HE 8 формируется сигнал, который разрешает выдачу сигнала ошибки на выходы Ошибка устройства через группу элементов И 7.

Предлагаемое устройство за счет более рационального использования имеющейся избыточности позволяет не только обнаруживать те ошибки, что и известное, но и корректировать наиболее вероятную группу ошибок при той же самой избыточности кода.

Это дает возможность сократить среднее время восстановления ЭВМ, повысить коэффициент готовности и производительность ЭВМ.

Формула изобретения

10 1. Устройство для обнаружения и исправления ошибок в системе остаточных классов, содержащее регистры информационной и контрольной частей слова, входы которых являются соот15 ветствующими входами устройства, преобразователь кода иэ системы остаточных классов в позиционную систему счисления, блок свертки слова по контрольным оснОваниям, схему сравнения, первый вход которой подключен к выходу регистра контрольной части слова, а второй — к выходу блока свертки слова по контрольным основаниям, входом подключенного к выходу преобразователя кода из системы остаточных классов в позиционную систему счисления, первый вход которого подключен к выходу регистра информационной части слова, а второй вход — к выходу регистра контрольной части слова, о т л ич а ю щ е е с я тем, что,.с целью расширения функциональных возможностей за счет обнаружения всех одиночных ошибок и исправления одиночЗ5 ных ошибок, не выводящих величину контролируемого числа за пределы и+л диапазона П Р„-, оно содержит блок

1=4 выделения ошибочного основания, 40 элемент И, блок хранения поправок, сумматор, элемент ИЛИ-НЕ, причем выход схемы сравнения подключен к первому входу элемента И и .управляющему входу блока хранения поправок, 45 группа адРесных входов которого объединена с соответствующими входами элемента ИЛИ-НЕ и подключена к группе выходов блока выделения оши. бочного основания, входы которого

50 объединены с соответствующими входами первой группы входов сумматора и подключены к соответствующим выходам регистров информационной и контрольной частей слова, вторая группа. входов сумматоРа подключена к соответствующим выходам блока хранения пойравок, второй вход элемента И подключен к выходу элемента

ИЛИ-НЕ, выход сумматора является информационным выходом устройства, выход элемента И является выходом Ошибка устройства.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок выделения ошибочного основания содер6$ жит группу из (п+1) дешифраторов, 960823 группу из (n+1) элементов ИЛИ, группу из (n+1) схем сравнения, вйходы которых являются группой выходов блока, выходы i-го дешифратора группы подключены к соответствующим входам 1-го элемента ИЛИ (1 = 1,2... ...,п+1), выход которого подключен к входу i-й схемы сравнения с константой, входы дешифраторов являются входом блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 519714, кл. G 06 F 11/08,.

1976.

2. Журавлев lO.П. и др. Надежность и контроль ЭВМ. М., Советское радио, 1978, с. 136 (прототип).

960823 фход dna a б

8asou" /авиа У

Р г. 2

Составитель В. Евстигнеев

Редактор И. Николайчук Texpext М.Тепер

Корректор В. Бутяга

Подписное

Филиал ППП Патент, г . Ужгород, ул. Проектная, 4

Заказ 7283/59 Тираж 731

ВНИИПИ Государственного комитета СССР пс делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5