Устройство для вычисления коэффициентов полинома

Устройство для вычисления коэффициентов полинома

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е (960835

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИЯЕТЕЛЬСТВУ

Союз Советскии

Соцмалист ические

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 15.12.80 (2I ) 3219662/18 24 с присоединением заявки М (23) Приоритет

Опубликовано 23.09.82. Бюллетень Ю 35

Дата опубликования описания 23.09 82 (5! )М. Кл.

С 06 F 15/31

3ЪоуАерстееиеыИ комнтет

СССР ио аелеи нэобретений и открыток (53) УДК681.32 (088.8) !

"- С|."С() ИЗЫА Я

В. С. Калашников, В. Н. Поляков, В. Б. Реут и В. И. Тихомиров (72) Авторы изобретения т ат |1Лт. ЧТт

1Д " (7l) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЪ|ЧИСЛЕНИЯ |ЕОЭФФИ11ИЕНТОВ

ПОЛИНОМА

Изобретение относится к вычислитель ной технике, и может быть использовано в автоматических системах управления.

Известно устройство для вычисления коэффициентов полинома $ 1).

Недостатком этого устройства являет5 ся малое быстродействие.

Наиболее близким техническим решением к предлагаемому является устройство для вычисления коэффициентов полинома, садержашее генератор импульсов, блок ввода, блок памяти переменных, блок умножения, сумматор, первый блок памяти результата, блок регистрации, причем выход блока ввода поцсоеаинен к первому входу блока умножения, второй выход первого блока памяти результата подключен к входу блока регистрации, и узел формирования первого импульса последовательности, семь элементов задержки, счет- 20 чик переменных, первый.и второй счетчики, элемент НЕ, семь элементов И, три элемента ИЛИ, блок сравнения, второй блок памяти результата, блок буферной памяти, причем выход генератора импульсов подсоединен к входу узла формирования первого импульса последовательности, первому входу счетчика переменных и первому входу первого элемента И, выход узла формирования первого импульса последовательности подключен к первому входу первого элемента ИЛИ, вторые входы счетчика переменных и первого эле- . мента ИЛИ соединены с выходом первого элемента И, а третий вход- счетчика переменных подключен к другому выходу блока ввода, выход счетчика переменных IIollключен к второму входу первого элемента И и второму входу блока памяти переменных, выход блока сравнения подключен к входу элемента НЕ, третьему входу первого элемента И и первому входу второго элемента И, выход первого элемента ИЛИ подсоединен к входу первого элемента задержки, второго элемента задержки, первому входу третьего элемента

И и первому входу второго элемента ИЛИ, группы выходов первого н второго счетт.е.! К=О,I ",и

1=.01

3 . 96083 чиков подключены к соответствующим вхо-

llAM блока сравнения, нулевой вход перво

ro счетчика подсоединен к первому выходу третьего элемента задержки, а единичный вход связан с выходом четвертоrq элемента задержки, выход первого .счетчика подсоединен к второму входу второго .элемента И, выход .второго элемента ИЛИ подсоединен .к входу четвертого и пятого элемента задержки, выход пя- д того элемента задержки подключен к первому входу четвертого элемента И, второй вход которого соединен с выходом элемента НЕ, а выход - с первым входом тре тьего элемента ИЛИ, выход блока памяти переменных подключен к второму входу третьего элемента И, выход третьего элемента ИЛИ соединен с входом блоха умножения, выход которого подключен к входу пятого элемента И, второй вход которого и шестого элементе задержки . подсоединены к выходу первого элемента задержки, а выход шестого элемента задержки - к первому входу шестого элемента И, второй вход которого связан с выходом, сумматора, а выход — с входом блока буферной памяти, с первым входом первого блока памяти результата и агорым входом элемента второго элемента.

ИЛИ выход третьего элемента задержки соеВ

30 динен с первым входом седьмого элемента И и вторым входом второгоблокарапяти результата, выход которого соединен с первым входом первого блока памяти результата, выход блока буферной памяти подключен к второму входу седьмого элемен-З та И, выход которого соединен с вторым входом первого блока памяти результата, выход пятого элемента И соединен с входом сумматора, выход второго элемента задержки подключен к третьему входу второго элемента И, выход которого соединен с входами третьего и седьмого элементов задержки, а выход седьмого элемента задержки подключен к входу второго счетчика Р 2).

Это устройство позволяет вычислять коэффициент полийома и . К и Оик - .П (;+X„t,), ко "к

Однако чаще всего аргументы )(„ и „(=3, 2,, и ) имеют смысл вероятности осуществления некоторого события в 3-м опыте (например, вероятность от.— каза устройства), т.е.

5 4

Тогда значение коэффициентов G попи нома и и

X. a„„=. %+РФ

K".O "" 1м трактуется как вероятность того, что дискретная целочисленная случайная величина 1 примет определенное значениеК

В этом случае значения коэффициентов ц„ сначала монотонно возрастают, а затем монотонно стремятся к нулю при К, приближающемся к И. (при К " и,0 - 0) ° Это к дает основание для прекращения вычисления последующих коэффициентов при достижении заданного порога 1 значения ъс коэффициентов O»<, -,.å. если при некотором К с ик, то остальные Vl — K коэффи1 циенты не могут быть больше Q

B связи с тем, что диапазон представления чисел в ЦВМ ограничен, с некоторого К эначениец „« „(-минимальное пк отличное от нуля чйсло) и все последующие значения (Cf>g i „,, ct „, ) становится равными нулю.

Однако известное устройство оканчивает работу только после вычисления всех значений коэффициентов Q, что приводит к нерациональной трате времени и снижает производительность АСУ.

UeJIbio изобретения является увеличение производительности.

Эта цепь достигается тем, что в устройство, содержащее блок ввода, блок памяти переменных, счетчик переменных, шесть элементов И, элемент И разрешения копирования, три элемента ИЛИ, блок умножения, блок памяти результата, сумматор, блок буферной памяти, генератор импульсов, формирователь первого импуль. са, семь элементов задержки, блок счетчиков адреса памяти результата, счетчик циклов, первый блок сравнения, регистр состояния счетчика циклов, элемент НЕ, блок регистрации, причем первый выход блока ввода соединен с установочными входами счетчика переменных, а второй выход — с информационными входом блока памяти переменных, выход которого соединен с первым входом первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого подключен к первому входу блока умножения, выход которого соедися реверсивным т.е. считает от О до и и от и до О. B предлагаемом варианте 100.

Блок 2 памяти переменных предназначен для хранения переменных Х и у и представпяет собой две памяти; память и память у с устройствами управпения.

Бпок 2 памяти переменных через эпемент И 4 и элемент ИЛИ 5 соединен с.блоком умножения, который предназначен для

5 9608 нен с первым входом второго элемента

И, выход которого соединен с входом сум матора, выход которого соединен с первым входом третьего элемента И, выход которого соединен с входом блока буферной памяти и первым входом второго эпемента ИЛИ, выход которого через первый элемент задержки подключен к первому входу четвертого эпемента И, а через второй элемент задержки к счетному вхо- tO ду счетчика циклов, выходы которого подключены к первой группе входов первого блока сравнения и первому входу элемента И разрешения копирования, выход которого через третий элеМент задержки 15 соединен с входом регистра состояния счетчика циклов, выходы которого соединены с второй группой входов первого блока сравнения, выход которого через элемент HE подключен к второму входу 20 четвертого эпемента И, выход которого соединен с вторым входом первого элемента ИЛИ, выход генератора импупьсов соединен с входом формироватепя первого импульса, выход которого соединен с 2s первым входом третьего элемента ИЛИ, выход которого через четвертый эпемент задержки подключен к второму входу второго эпемента И и к входу пятого элемента задержки, выход которого соединен 30 с вторым входом третьего эпемента И, выход третьего элемента ИЛИ соединен с вторым входом первого элемента И, с вторым входом второго элемента ИЛИ и через шестой элемент задержки с вторым входом эпемента И разрешения копирования, выход которого соединен через седьмой элемент задержки с входом установки нуля счетчика циклов, с первым входом пятого элемента И и первым входом бпока о счетчиков адреса памяти резупьтата, выходы которого подключены к адресным входам бпока памяти резупьтата, второй вход бпока счетчиков адреса памяти результата соединен с выходом третьего элемента И, второй вход пятого элемента И соединен с выходом бпока буферной памяти, а выход - с информационным входом блока памяти результата, выходы которого соединены с BTopbIM BxoAoM блока умножения и входом блока регистрации, выход первого блока сравнения соединен с первым входом шестого элемента И и третьим входом элемента И разрешения копирования, выходы. счетчика переменных соединены с адресными -входами блока памяти переменных и вторым входом шестого элемента И, третий вход которого подключен к выходу генератора, а выход сое35 6 динен с вторым входом третьего эпемента ИЛИ и вычитаюшим входом счетчика переменных, дополнительно введены второй и третий блок сравнения, причем вход второго бпока сравнения соединен с третьим выходом бпока памяти резупьтата, выход второго бпока сравненияс первым входом третьего бпока сравнения, второй выход которого соединен с третьим выходом бпока ввода, а выходс входом генератора импульсов.

На чертеже дана схема предлагаемого устройства.

Устройство содержит бпок 1 ввода, блок 2 памяти переменных, счетчик 3 переменных, первый эпемент И 4, первый элемент ИЛИ 5, блок 6 умножения, блок

7 памяти резупьтата, второй эпемент

И 8, сумматор 9, третий эпемент И 10, блок 11 буферной памяти, пятый эпемент

И 12, генератор- 13 импупьсов, формирователь 14 первого импульса, третий элемент ИЛИ 15, четвертый 16 и пятый 17 элементы задержки, блок 18 счетчиков адреса памяти результата, второй эпемент ИЛИ 19, шестой эпемент 20 задержки, элемент И 21 разрешения копирования, первый элемент 22 задержки, четвертый элемент И 23, второй эпемент

24 задержки, счетчик. 25 циклов, первый блок 26 сравнения, третий элемент 27 задержки, регистр 28 состояния счетчика циклов, эпемент HE 29, седьмой элемент 30 задержки, блок 31 регистрации, шестой элемент И 32, второй 33 и третий 34 бпоки сравнения.

Блок 1 ввода предназначен для па-раллельного приема переменных из аппаратуры АСУ и ввода переменных в бпок

2 памяти переменных.

Для обеспечения воэможности автономной работы устройства в бпок 1 ввода введено устройство перевода вводимых значений переменных из десятичной системы счисления в двоичную. Блок 1 ввода соединен со счетчиком 3 переменных, предназначенным для подсчета введенных переменных. Этот счетчик явпяет960835 умножения множимогб на все разряды множителя, начиная со старшего. В качестве множимого берутся переменные .К и 33, в качестве множителя - содержимое двух ячеек блока 7 памяти резупьта- 5 тв. Причем бпок 6 предназначен дпя параллельного умножения Х„0„ и у ц.

1 1 ° где Х„ и g< - переменныейзблока2 памяти переменных,CI и с — значения соответствующих ячеек блока 7 памяти результатов (Op, j", и О и 7l

Блок 6 умножения соединен через элемент И 8 с сумматором 9 параппельного действия, связанным через элемент И 10 с блоком 11 буферной памяти. Блок 11 буферной памяти выпопнен аналогично блоку 7 памяти результатов на регистрах и соединен с ним через эпементИ 12, Выход генератора 13 импульсов соединен с узлом 14 формирования первого импульсе, представляющим собой триггер, элемент задержки, причем, первый вход элемента И является входом узла 14 формирования первого импульса, второй вход элемента И соединен с единичным выходом триггера, а вход элемента И уэпас единичным выходом триггера. Выход элемента И через элемент задержки соединен с нулевым входом триггера и явпяется также выходом узла 14 формирова- 30 ния выдачи первого импульса. Он соединен через эпемент ИЛИ 15 и эпемент И

4 с блоком 6 умножения, через элемент

16 задержки и элемент И 8-с суммато-, ром 9, через эиемент 17 задержки и элемент И 10» с блоком 11 буферной памяти и единичными входами блока 18 счетчиков адреса памяти реэупьтатов и первым входом элемента ИЛИ 19. )

Бпок 18 счетчиков адреса памяти ре-,щ зультатов предназначен дпя управления выдачей результатов из двух соседних ячеек блока 7 памяти нв бпок 6 умножения и представпяет собой два счетчика, один из которых предназначен дпя опреде 43 пения ячейки дпя умножения ее содержи-мого на Х, в другой » для определения ячейки для умножения ее содержимого на $.

Второй вход элемента ИЛИ 19 соеди- нен с выходом эпемента ИЛИ 15 и через элемент 20 .задержки с первым входом элемента И 21 разрешения копирования, который представляет собой трехвходовый элемент И, Выход элемента ИЛИ 19 соединен через элемент 22 задержки, эпемент И 23, элемент ИЛИ 5 с блоком 6 умножения и через элемент 24 задержки с единичным входом счетчика 25 циклов выходы которого соединены с блоком 26 сравнения и через второй вход элемента

И 21 разрешения копирования и элемент

27 задержки с регистром 28 состояния счетчика циклов.

Выход блоха 26 сравнения соединен с третьим входом элемента 21 разрешения копирования, а также через элемент НЕ

29 с вторым входом эпемента И 21.

Выход элемента И 21 разрешения копирования, кроме того, соединен через эпемент 30 задержки с нулевыми входами счетчика 25 циклов блока 18 счетчи ков памяти результатов и вторым входом эпемента И 12.

Выход бпока 7 памяти результатов соединен с блоком 31 регистрации, спужвщим дпя сопряжения с аппаратурой

АСУ, еспи информация используется в спедуюших устройствах, ипи дпя отображения информации средствами индикации выполненными на эпементах ИН -17.

Дпя обеспечения возможности автономной работы устройства в блок 31 регисгистрации введено устройство перевода результата из двоичной системы счиспе ния в десятичную.

Выход генератора 13 соединен также с первым входом эпемента И 32 разрешения прохождения импульсов, второй вход которого соединен с бпоком 26 сравнения, в третий вход,— с выходом счетчика 3 переменных. Выход элемента И

32 разрешения прохождения импупьсов соединен с входом элемента ИЛИ 15. Элемент И 32 разрешения прохождения импульсов представпяет собой трехвходовую схему И.

Третий вход блока 7 памяти результата соединен с входом второго блока 33 сравнения, выход которого соединен с первым входом третьего блока 34 сравнения. Второй вход третьей схемы сравнения соединен с третьим выходом блока ввода. Выход третьей схемы 34 сравне-. ния соединен с входом генератора 13 импульсов.

Конструктивно устройство вычисления коэффициентов попинома выполнено в виде элемента АСУ,, а также как автономное устройство, представляющее собой спецвычислитель.

Устройство работает следующим образом.

Перед началом работы сигналом с синхронизатора АСУ устройство приводится в исходное состояние в блоке 2 памяти, переменных, в блоке 11 памяти (результатов 7) во все ячейки записываются ну9 96Р8 ли, в блоке 7 памяти резупьтатов во вторую ячейку записывается единица, а во все остальные ячейки — нули, счетчик 25 цикпов и счетчик 3 переменных устанавливаются в нуль, в блоке 18 счетчиков адреса памяти результатов счетчик 7 управления блоком памяти резупьтатов,пред назначенный дпя реализации операции умножения с испопьзованием переменной Х устанавливается в нупь, а счетчик 7 уп- 10 равпения блоком памяти реэупьтатов, предназначенный для реапизации операции умножения с испопьзованием переменной у устанавливается в единицу, в регистр 28 счетчика циклов записывается цифра 2" 15 и триггер узла 14 формирования первого импупьса поспедоватепьности устанав— пивается в "1".

Через блок 1 ввода в бпок. 2 памяв.и переменных вводятся значения Х и у, Од-20 новременно на счетчике 3 переменных устанавливается их число.

Через блок 1 .ввода в третий бпок сравнения вводится заданное значение порога (минимальное отпичное от нуля 25 чиспо.

По окончании ввода переменных вкпючается генератор 13. Импульсы с генератора 13 поступают на узел 14 формирования первого импульса поспедовательности. Этот элемент пропускает только один первый импульс, который, проходя через элементы ИЛИ 15, И 4 и ИЛИ 5, копйрует состояние первых ячеек бпока

2 памяти переменных в блоке 6 умножения. На блок 6 умножения поступает также информация из первой и второй ячеек блока 7 памяти результатов, поспе чего выполняются операции умножения Х„0 и С1 где.С(и 0(- содержимое соответ- о

) Я 1 ствуюших ячеек блока 7 памяти результатов > X и — содержимое первых ячеек блока 2 памяти переменных. Этот же импульс через элемент 16 задержки и элемент И 8пересылает результат из блока 6 умножения на сумматор 9, r ae произ водится сложение результатов, полученных в блоке 6 умножения, и через элемент 17 задержки и эпемент И 10 производится копирование результата суммирования на блок 1.1 буферной памяти. Этот же импульс поступает на блок 18 счетчи- ков адреса памяти реэупьтатов и через элемент ИЛИ 19 и эпемент 24 задержкина счетчик 25 циклов, а через элемент

32 задержки, элементы И 23 и ИЛИ 5на копирование состояния ячеек на бпок

6 умножения, причем с блока 7 памяти результатов поступает информация второй

35 10 и третьей ячеек и выпопняются операции

Х„0 и 9„Q . Затем производится суммирование и запись резупьтата суммирования в блок 11 буферной памяти.

Импупьс копирования резупьтата суммирования на бпок 11 буферной памяти добавпяет единицу к счетчику 25 циклов, Блок 26 сравнения выдает сигнап сравнения, который разрешает эпементу И 32 разрешения прохождения импупьсов пропустить импупьс с генератора 13. Этот ! импупьс вычитает из счетчика 3 перемен-. ных единицу, и, проходя через элементы

ИЛИ 15 и 19 и элемент 24 задержки, прибавляет единицу к счетчику 2" цикпов, а также через э пеме нт И 2 1 разраше ния копирования, элемент 27 задержки, а также записывает. новое состояние счетчика 25 циклов на регистр 28 счетчика, Этот же импульс через элемент 30 задержки устанавливает в нуль счетчик

25 циклов и счетчики 18 бпока счетчи- . ка адреса памяти результатов и через элемент И 12 копирует информацию из блока 11 буферной памяти на блок 7 памяти реэупьтатов. Тот же импупьс со схемы 32 разрешения прохождения -через схему ИЛИ 15 копирует содержимое ячеек

Х< и g< из бпока 2 буферной памяти через элементы И 4 и ИЛИ 5 на блок 6 умножения, где выпопняются операции умножения Р, с, и О,,Резупьтат умножения пересыпается на сумматор 9 и поспе суммирования в бпок 11 буферной памяти.

Из блока 7 памяти результата на второй блок сравнения 33 поступают значения С,, и с((в общем спучае а к и o> <.)

3 если выполняется условие Ol<< O (в общем спучае Qna (.CI» Ê- ), то значение

01(О»к) поступает на третий блок 34 сравнения, где сравнивается с заранее заданной вепичиной („. При 0 ц,к)сРтреИК ")ц тий блок 34 сравнения выдает сигнай на генератор 13 импупьсов, останавпиваюший работу устройства.

Если не выполняются описанные выше условия на блоках 33 и 34 сравнения, то работа устройства продолжается по описанному алгоритму, но чиспо цикпов на единицу больше, т.е. три.Затем происходит разрешение прохождения следую-; щего импупьса с генератора 13, и работа устройства повторяется, причем при каждом следующем повторении число циклов увеличивается на единицу до тех пор, пока не выполнятся условия второго ЗЗ и третьего 34 блоков сравнения или пока счетчик 3 переменных не установится

В нуль, 12

После этого происходит запрешение прохождения импульса с генератора 13 и вычисления заканчиваются.

Результат вычисления коэффициентов

О11 Х1Ц1-43 4 101 1 /1=1,2,",и,1=ОА..

"О,- =С о, =О;= "= op=О;Clo = ;

t,=Î,1,...,и; с =о эР s

960835, 11 лась теоретически и методом математического моделирования.

Результаты теоретического расчета и .математического моделирования сведены в таблицу, на которой показан харак =-! тер изменения коэффициен1ов д к (К =

= 1, 2, ..., и ) для различных р при значениях вероятностей P = 0,01, 0,011, 0,012 ... передается в блок 31 регистрации. (3ценка технико-экономического эффекта от использования изобретения проводиИзобретение позволяет сократить время вычисления коэффициентов полинома на 10-35%.

1 сф

"о л

N О о л(Ч" с ) Ч ч, Я

CO

"%3

I о л 3 л1 Ф

"o

< Ф сО м o л

Ч

lQ сЧ

Y.

I о л1

t лч

Я ф o л4

Ф л (О о л л o о с ) CO o л

Ч л

СР о л

t л с4 o л1 л1 см с4 o о. (0 о л

l с 3 с4 o

° 1 (t ч о ll) л

С о л

t сЧ

Ф%Ъ o 3 o л.. е л1

Ю л

% о л1 сЧ л л1

Ч

Ч

CU с4 o л е л( сЧ

"o л

lO

Щ ч.

"o л с9

"o л

Я сО сЧ". "o л т o л сЧ с ) ч" о л» сО л л о а

1 0) р О o o л сi Q) л щ

° 4.

1 о о л сО t с ) с4 t4 о о л л сч Г с) Г

Ч o о л1 (О

0) 0) 960835

Ь о л1 л1

m. р ,с) ую o o л4 л4

03 0) сО л о о (г . О

GQ o3

Ь о л с) 0) л сО сО сО (. о ж л л

В o л с 4

Чо. л

Я

4 о о л

Ю л

Ь л (О

lO о

1 л1

9608 обре тени я

Ф орму ла из

Устройство для вычисления коэффи-! циентов полинома, содержащее блок ввода, блок памяти переменных, счетчик переменных, шесть элементов И, элемент И ! разрешения копирования, три элемента

ИЛИ, блок умножения, блок памяти резуль тата, сумматор, блок буферной памяти, генератор импульсов, формироватепь пер- 1О

soro импульса, семь элементов задержки, I блок счетчиков адреса памяти результата, счетчик циклов, первый блок сравнения, регистр состояния счетчика циклов, элемент НЕ и блок регистрации, причем пер- 15 вый выход блока ввсда соединен с установочными входами счетчика переменных, а второй выход — c информационным входом блока памяти переменных, выход которого соединен с первым входом перво- 11

ro элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого подключен к первому входу блока умножения, выход которого соединен с первым входом второго элемента .15

И, выход которого соединен с входом сумматора, выход которого соединен с первым входом третьего элемента И, выход которого соединен с входом блока буфер» ной памяти и первым входом второго эпе-Зо мента ИЛИ, выход которого через первый элемент задержки подключен к первому входу четвертого элемента И, а через второй элемент задержки к счетному входу счетчика цикпов, выходы которого под35 кпючены к первой группе входов первого блока сравнения и первому входу элемента И разрешения копирования, выход которого через третий элемент задержки соединен с входом регистра состояния счетчика цикйов, выходы которого соединены с второй группой входов первого блока сравнения, выход которого через элемент HE подключен к второму входу четвертого элемента И, выход которого

45 соединен с вторым входом первого элемента ИЛИ, выход генератора импульсов соединен с входом формирователя первоцо импульса, выход которого соединен с первым входом третьего элемента ИЛИ, 50 выход которого через четвертый элемент задержки подключен к второму входу вто35 16 рого элемента И и к входу пятого элемента задержки, выход которого соединен с вторым входом третьего элемента И, выход третьего элемента ИЛИ соединен с вторым входом первого элемента И, с вторым входом второго элемента ИЛИ и через шестой элемент задержки с вторым входом элемента И разрешения копирова ния, выход которого соединен через седьмой элемент задержки "с входом установки нуля счетчика циклов, с первым входом пятого элемента И и первым входом блока счетчиков адреса памяти результата, выходы которого подкшочены к адресным входам блока памяти результата, второй вход блока счетчиков адреса памяти результата соединен с выходом третьего элемента И, второй вход пятого элемента И соединен с выходом блока буферной памяти, а выход — с информационным входом блока памяти результата, выходы которого соединены с вторым входом блока умножения и входом блока регистрации, выход первого блока сравнения соединен с первым входом шестого элемента И и третьим входом элемента И разрешения копирования, выходы счетчика переменных соединены с адресными входами блока памяти переменных и вторым входом шестого элемента И, третий вход которого подключен к вь ходу генератора, а выход соединен с вто-рым входом третьего элемента ИЛИ и вычитающим входом счетчика переменных, о т л и ч а ю ш е е с я тем, что, с целью повышения производительности, в него введены второй и третий блоки сравнения, причем вход второго бпока сравнения соединен с третьим выходом блока памяти результата, выход второго блока сравнения — с первым входом третьего блока сравнения, второй вход которого соединен с третьим выходом бпока ввода, а выход - с входом генератора импульсов.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 603998, кл. G 06 F 15/31, 1977.

2. Авторское свидетельство СССР № 734714, кл. G 06 Р 15/31, 1978 (прототип).

960835

Составитель A. Чеканов

Редактор И. Николайчук Текред Т.Фанта Корректор E. Рошко

Заказ 7285/60 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", г. Ужгород, уп. Проектная, 4