Вычислительное устройство для решения уравнений

Вычислительное устройство для решения уравнений

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

И306РЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистические

Республик

G 06 F 15/32 с присоелииеиием заявки ¹

3Ъ«ударотекнный комитет

СССР (23) Приоритет

«о де«ам изобретений н открытий

Опубликовано 23.09,82. Бюллетень № 35

Дата опубликования описания 23.09.82 (53) УДК.681.325 (088.8) 1

А. А. Першин, Г. Г. Безыменко и Л. Т. 11тушкова

1 (72) Авторы изобретения

Карагандинский филиал Особого проектн

Всесоюзного научно-исследовательского черной металлургии (71) Заявитель (54) ВЬ1 ЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ДЛЯ РЕШЕНИЯ

УРАВНЕНИЙ

1 )зобретение относится к вычислитель ной технике, конкретнее к устройствам для обработки информации, в частности к устройствам для решения уравнений, и может быть использовано, например, для обработки информации во влагомерах сы5 пучих материалов и в системах весового дозирования с коррекцией по влажности.

Известно вычислительное устройство, предназначенное для обработки информации, пропорциональной отношению частот двух импульсных последовательностей, содержашее три счетчика, три триггера, два элемента И, элемент ИЛИ,две группы элементов И. Первые входы первого и второго триггеров соединены с первым входом элемента ИЛИ, с входами .установки в "0 всех счетчиков и подключены к первому входу устройства. Второй вход первого триггера соединен с входами пер-2о вой и второй групп элементов И и подключен к второму входу устройства. Один выход первого триггера подключен к первому входу первого элемента И, а один выход второго триггера — к второму входу первого элемента И, на третий вход которого, являюшийся третьим входом устройства, подается сигнал контролируемой частоты f, Выход первого элемента И подключен к, счетным входам первого и второго счетчиков.

Выходы первой группы элементов И подключены к группе входов первого счет чика, а выходы второй группы элементов

И вЂ” к группе входов второго счетчика, группы входов первой и второй групп элементов И являются группами входов уст» ройства. Выход второго счетчика подключен к второму входу триггера и к второму входу элемента ИЛИ, выход которого подключен к первому входу третьего триггера, Выход первого счетчика подключен к второму входу третьего триггера, выход которого подключен к первому входу второго элемента И. На второй вход второго элемента И, являюшийся четвертым входом устройства, подается сигнал эталонной частоты 1о. Выход второго эле3 960841 4 мента Р. подкпючен к счетному входу тре. тым входом устройства, группы входов тьего счетчика t.lj, B ст и первой и третьей группы эпем н в И пе ентов устро стве вычисляется уравнение являются группами вх д и 2 и входов устро ства 2 вида

В устройстве вычисляется уравнение

5 вида

N= а. К„м1„+к )=(и g,к ) 2и

=2 (К " +k ).

<« )"= =К2" 4, Х где fl — - число разрядов счетчика.

Однако это устройство не решает бо» лее сложную математическую зависимость 16 с большим числом аргументов дпя обработки информации, например, в приборах для контроля параметров материалов металпургического производства, таких, как влажность и масса сыпучего материапа с кор- 15 рекцией по влажности и массе пустой тары, в которых при решении таких задач необходимо испопьзование двух известных устройств,в комплексе с другими устройствами, например сумматорами, что значительно усложняет общую схему.

Наиболее близким к предпагаемому является чиспо-импульсное решающее устройство, содержащее два счетчика три элемента И, три группы элементов И, два 25 триггера, формироватепь импульсов, причем первые входы триггеров и счетчиков соединены с первым входом устройства, нупевой выход первого триггера,подкпючен к первым входам первого и второго элементов И, единичный выход второго триггера подключен к вторым входам первого и второго эпементов И, выход первого элемента И подкпючен к второму входу первого счетчика, выход второго счетчика через формирователь — к второ35 му входу второго триггера и является выходом устройства, третьи входы первого и второго элементов И явпяются соответственно вторым и третьим входами уст40 ройства, причем выходы эпементов И пер вой группы подключены к группе входов первого счетчика, группа выходов которого через вторую группу элементов И подкпючена к первой группе входов второго счетчика,к второй группе входов поспедне45 го подкпючены выходы третьей группы эпементов И, выход второго счетчика подключен к входу второй группы элементов

И, входы первой и третьей групп эпементов И и второй вход первого триггера подключены к четвертому входу устройства, нупевой выход второго триггера подключен к первому входу третьего элемента И, выходы второго и третьего эпементов И подключены к входам эпемента ИЛИ, выход которого подключен к второму входу второго счетчика, второй вход третьего элемента И явпяется пяОднако, хотя это устройство решает более спожную задачу, чем предыдущее, при его использовании в системах и приборах для контроля физических параметров материапов, например в обогатительном, метаппургическом и других производствах ограниченные функционапьные возможности не позволяют решать бопее сложную математическую зависимость с большим чиспом аргументов, в результате чего требуется нескопько таких уст» ройств в комплексе с устройствами получения произведения, депения и разности

Ь кодов, что значитепьно усложняет общую схему.

Белью изобретения явпяется увеличение напежности устройства.

Эта цепь достигается тем, что в вычислительное устройство для решения уравнений, содержащее два счетчика импульсов, триггер разрешения умножениядепения, триггер управления режимом, три элемента И и первый элемент ИЛИ, выход которого подкпючен к счетному входу первого счетчика импупьсов, а первый и второй входы первого элемента

ИЛИ соединены с выходами соответственно первого и второго элементов И, единичный выход триггера разрешения умножения-деления подкпючен к первым входам первого и третьего элемента И,а нулевой выход соединен.с первым входом второго элемента И, синхронизируюший вход устройства подключен к вторым входам второго и третьего элементов И, а выход триггера управления режимом соединен с третьим входом третьего эпемента И, введены третий счетчик импульсов триггер разрешения сложения-вычитания, четвертый элемент И, второй элемент ИЛИ, входной регистр, выходной регистр, регистр сдвига и блок задания режима, первый, второй, третий и четвертый выходы которого подкпючены соответственно к нулевому и единичному входам триггера разрешения умножения-депения и к нулевому.и единичному входам триггера разрешения сложения-вычитания, выход триг5 9608 гера разрешения спожения-вычитания соединен с входом управпения,спожением-вычитанием второго счетчика импупьсов, синхрониэируюший вход устройства подкпючен к синхронизирующему входу регистра сдвига и счетному входу третьего счетчика, выход которого соединен с вторым входом первого эпемента И и первым входом четвертого эпемента И, второй и третий входы четвертого элемента 10

И подключены соответственно к нулевому выходу триггера разрешения умножениядепения и выходу триггера управпения режимом, первый и.второй входы второго эпемента ИЛИ соединены с выходами со- 15 ответственно третьего и четвертого эпементов И, а выход эпемента ИЛИ подкпючен к счетному входу второго счетчика импульсов, вход первой константы устройства соединен с входом входного регист-20 ра> выход которого подкпючен к информационному входу третьего счетчика импупь.сов, вход второй константы устройства соединен с информационным входом перво. го счетчика импульсов, выход которого 25 подкпючен к информационному входу регистра сдвига, первый, второй и третий выходы регистра сдвига соединены соответственно с нулевым входом триггера управпения режимом, управляющим вхо- 50 дом выходного регистра и счетным входом блока задания режима, четвертый выход регистра сдвига подкпючен к входам управления записью первого и второго счетчиков импульсов и управпяюшему вхо35 ду входного регистра, пятый выход регистра сдвига соединен с единичным входом триггера управпения режимом, вход третьей константы устройства подключен к информационному входу второго счетчи40 . ка импульсов, выход которого соединен с входом, выходного регистра, а выход выходного регистра подкпючен к информационному выходу устройства.

Кроме того, бпок задания рея:има со45 держит счетчик адреса и модупь памяти, причем счетный вход бпока соединен с входом счетчика адреса, выход которого подкпючен к входу модупя памяти, а первый, второй, третий и четвертый выходы модуля памяти соединены соответственно с первым, вторым, третьим и четвертым выходами блока.

На чертеже показан один из оптимапьных вариантов схемного решения предпагаемого изобретения.

Вычислительное устройство содержит счетчики 1-3, импупьсов, входной 4 выходной 5 регистры, регистр 6 сдвига, 41 6 триггер 7 разрешения умножения -депения, триггер 8 разрешения сложения-вычитания, триггер 9 управпения режимом, элементы И 10-13, эпементы ИЛИ 14 и

15, блок 16 задания режима, предназначенный дпя выдачи команд Умножение, Депение, Сложение, Вычитание" в соответствии с заданной программой.

Вычислительное устройство работает спедуюшим образом, В исходном состоянии триггеры 7-9 установцены в нупевое состояние. При этом единичный потенциал с первого триггера 7 поступает на входы элементов И

10 и 12, нулевой потенциал с второго входа триггера 7 — на входы элементов

И 11 и 13, нупевой потенциап с выхода триггера 8 — на вход Реверс счетчика

1 импульсов, устанавпивая его в режим сложения поспедовательнос1ей импупьсов.

Единичный потенциал с выхода триггера 9 поступает на входы эпементов И 10 и 11, при этом частотный сигнап с выхода счетчика импупьсов через эпемент

И 10 и эпемент ИЛИ 14 поступает на счетный вход счетчика 1 импульсов.

Частотный сигнал о через эпемент И

12 и эпемент ИЛИ; 15 поступает на счетный вход счетчика 2 импульсов.

Необходимым условием работы устройства явпяется 3.1 З-< где С вЂ” время заполнения счетчика 1 импульсов; — время эапопнения счетчика 2 импульсов.

Частотный сигнал f поступает на вход счетчика 3 импульсов, который осушествпяет операцию умножения входной частоты fz на код, Й, поступающий с входного регистра 4, Частота на входе счетчика 3 определяется по формуле о 1Частотный сигнал 1, поступает так-: же на вход счетчика 2 импупьсов, который заполняется за время С,2, опредепяемое как Г

Mg

3.2.

Поспе запопнения счетчика 2 на его выходе появляется импупьс переноса, который поступает на вход регистра 6 сдвига и сдвигается тактовой частотой

При этом регистр 6 сдвига поспедоватепьно задает команды. С первого выхода регистра 6 сдвига импульс поступает

7 96 на первый вход триггера 9 и устанавливает его в нулевое состояние. Нулевой потенциал с выхода триггера 9 поступает на входы элементов И 10 и 11, запрещая прохождение сигналов на вход счетчика 1 импульсов. Таким образом, за время C < в счетчике 1 импульсов набирается код, равный о Nq. Ny

ЬЬ Х ", "! М 5 тo

В случае, когда счетчик 1 импульсов работает в режиме вычитания, в нем образуется код

0841 8 сигнал f поступает на вход счетчика 1 импульсов, частотный сигнал Х с выхода счетчика 3 импульсов с переменным коэффициентом деления поступает на .вход счетчика 2 импульсов.

Счетчик 2 импульсов запопняется за время, определяемое как йа з тъ.g= à — ì1

За это время в счетчике 1 импульсов набирается код Н оавный

9ьп

На.

box x ь. 1 Н„ ,а. " ъ о !Ъ „Ъ

Н !,, - Й„й +Н 3

Со второго выхода регистра 6 сдвига команда поступает на вход "Запись выходного регистра 5 и осуществляет в него запись кода, покрученного в счетчике

1 импульсов, Таким образом, на выходе регистра 5 имеется информация в коде

С третьего выхода регистра 6, сдвига команда поступает на вход блока задания режима, который в зависимости от. требуемой программы выдает команды умножение, Деление", Сложение ипи "Вычитание на соответствующие триггеры

7 и 8. С четвертого выхода регистра 6 сдвига команда поступает на входы "3aцись" входного регистра 4, счетчиков 1 и 2 импульсов, осуществляя в них запись кодов Й,!, N g, N соответственно.

С пятого выхода регистра 6 сдвига команда поступает на вход триггера 9, устанавливая его в единичное состояние. Единичный потенциал с выхода триггера. 9 поступает На вход элементов И

10 и 11, разрешая выполнение очередной операции (" Умножение, "Деление", Сложение, "Вычитание ).

При операциях,Бепение и "Вычитание триггеры 7 и 8 установлены в единичное состояние. При этом единичный потенциал с выхода триггера 8 поступает на вход "Реверс счетчика 1 импульсов и устанавливает его B режим вычи-тания, Единичный потенциал с выхода триггера 7 поступает на входы элементов И 11 и 13. Иупевой потенциал с выхода триггера 7 поступает на входы элементов И 10 и 12. Таким образом, через элементы И 11 и ИЛИ 14 частотный

В случае, когда счетчик 1 импупьсов работает в режиме сложения, в нем образуется код

2О

Далее устройство работает анапогичным образом.

Устройство работает автоматически и последовательно выполняет операции умножения, деления, сложения ипи вычитания в зависимости от требуемой программы в соответствии с алгоритмами

bb>x ! +-"! )

ЬЫХ 31

35Технико-экономический эффект от использования предлагаемого изобретения заключается в том, что вычислительное устройство, обладая достаточной простотой и экономичностью, позволяет решать уравнения вида

ВЬ!Х "1 45+-< ...„= N N!:, !, 45 и может быть использовано дпя обработки информации в специализированных вычислительных устройствах, в частности

50 во впагомерах с автоматической калибровкой и в системах автоматического дозирования с коррекцией по влажности.

Сравнительный анализ показывает,что для обработки информации известными устройствами по приведенному выше алSS горитму требуется в 1,5-2 раза большее количество базовых элементов. Изобретение позволяет уменьшить габариты прибора и потребляемую им мощность, 9 96084 изобретения э

Форму ла

1. Вычислительное устройство для решения уравнений, содержашее два счетчика импульсов, триггер разрешения умножения-деления, триггер управления режимом, три элемента И и первый элемент

ИЛИ, выход которого подключен к счетному входу первого счетчика импульсов, а первый и второй входы первого элемен- 30 та ИЛИ соединены с выходами соответственно первого и второго элементов И, единичный выход триггера разрешения умножения-деления подключен к первым вхо. дам первого и третьего элементов И, а !5 нулевой выход соединен с первым входом второго элемента И, синхронизируюший вход устройства подключен к вторым входам второго и третьего элементов И, а выход триггера управления режимом сое- щ динен с третьим входом третьего элемента И, о т л и ч а ю ш е е с я тем;что, с целью увеличения надежности устройства, оно содержит третий счетчик импульсов, триггер разрешения сложениявычитания, четвертый элемент И, второй элемент ИЛИ, входной регистр, выходной регистр, регистр сдвига и блок задания режима, первый, второй, третий и четвертый выходы которого подключены соответ- Зй ственно к нулевому и единичному входам триггера разрешения умножения-деления и к нулевому и единичному входам триггера разрешения сложения-вычитания, выход триггера разрешения сложения-вычитания соединен с входом управления сложением-вычитанием второго счетчика импульсов, синхронизируюший вход устройства подключен к синхронизируюшему входу регистра сдвига и счетному входу третьего счетчика, выход которого соединен с вторым входом первого элемента И и первым входом четвертого элемента И, второй и третий входы четвертого элемен. та И подключены соответственно к нулево- му выходу триггера разрешения умножения-деления и выходу триггера управления режимом, первый и второй входы второго

10 лемента ИЛИ соединены с выходами соответственно третьего и четвертого элементов И, а выход элемента ИЛИ подключен к счетному входу второго счетчика импульсов, вход первой константы устройства соединен с sxoaoM входного регистра, выход которого подключен к ин формационному входу третьего счетчика импульсов, вход второй константы устройства соединен.с информационным входом первого счетчика импульсов, выход которого подключен к информационному входу регистра сдвига, первый, второй и третий выходы регистра сдвига соединены соответственно с нулевым входом триггера управления режимом, управляюшим входом выходного регистра и счетным входом блока задания режима, четвертый выход регистра сдвига подключен к входам управления записью первого и второго счетчиков импульсов и управляюшему входу входного регистра, пятый выход регистра сдвига соединен с единичным входом триггера управ пени я режимом, вход третьей константы устройства подключен к информационному входу второго счетчика импульсов, выход которого соединен с входом выходного регистра, а выход выходного регистра подключен к информационному выходу устройства.

2. Устройство по и. 1, о т л и ч аю ш е е с я тем, что блок задания ре жима содержит счетчик адреса и модуль памяти, причем счетный вход блока соединен с входом счетчика адреса, выход которого подключен к входу модуля памяти, а первый, второй, третий и четвертый выходы модуля памяти соединены соответственно с первым вторым, третьим

1 и четвертым выходами блока.

Источники информации, принятые во внимание при экспертизе

1. Патент Японии No 47-30864, кл. G 06 F 15/32, опублик. 1972.

2. Авторское свидетельство СССР

No. 532097, кл. G 06 F 15/32, 1976 (прототип)