Устройство для контроля блоков памяти

Устройство для контроля блоков памяти

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<н960958

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 190380 (21) 2898288/18-24

tg)jМ Кл 3

G 11 С 29/00 с присоединением заявки ¹â€”

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет—

Опубликовано 230982 Бюллетень ¹ 35 (53) УДК681. 327.. б (088. 8) Дата опубликования описания 2309.82 (72) Авторы изобретения

Л.Б. Аржеухов, Н.Н. Киселев, Н. евич

Воронежский ордена Ленина госуд ет им. Ленинского комсомола и Ворон зного государственного проектно-технологического института

Центрального статистического управления СССР (71) Заявители (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ ПАМЯТИ

Изобретение относится к запоминающим устройствам и может быть использовано во внешних запоминающих устройствах (ЗУ) вычислительных машин и управляющих систем.

Известно устройство для контроля запоминающих устройств, содержащее узел определения прогноэируемого параметра отказа, соединенный с блоком управления первым элементом задержки, распределителем сигналов и дополнительным блоком индикации, блок местного управления, связанный с блоком управления, вторым и третьим элементами задержки и узлом определения текущих значений прогнозируемого параметра отказа, соединенным с третьим элементом задержки, узлом определения кратности сбоев и распределителем сигналов, подключенным к второму элементу задержки (1).

Недостатком известного устройства является низкая точность контроля.

Наиболее близким к изобретению по технической сущности является устройство для контроля ЗУ, содержащее входной регистр, подсоединенный к блоку клюЧевых схем, к узлу коррекции и к узлу кодирования-декодирования, связанному с узлом растяжениясжатия кодированных слов, блок индикации, блок управления, узел определения кратности сбоев, подключенный к узлу коррекции и блоку управления, и узел регистрации распределений крат.ности сбоев, подсоединенный к узлу определения кратности. сбоев, блоку управления, блоку индикации и блоку

10 Ksm esbtx cxeM (2J

Однако известное устройство не обеспечивает прогнозирования отказов каждого отдельного сбойного участка носителя. Это не обеспечивает достаточной точности и оперативности

15 контроля.

Целью изобретения является повышение точности контроля.

Поставленная цель достигается тем, что в устройство для контроля блока памяти, содержащее информационный регистр, первые вход и выход которого подключены соответственно к первому выходу и к первому входу коммутатора, вторые вход и выход — соот25 ветственно к первому выходу и первому входу блока кодирования-декодиро" вания, .а третий вход информационного регистра подключен к первому выходу блока коррекции и к входу блока

30 определения кратности сбоя, блок

960958 экстраполяции, первый вход которого подключен ко второму выходу коммутатора, второй вход — к первому выходу вычислителя, а первый выход — к входу, блока индикации, преобразователь информации, вход и выход которого 5 подключены соответственно к второму выходу и к второму входу блока кодирования-декодирования,.третий выход блока кодирования-декодирования под-, ключен к входу блока коррекции, блок 1О управления, дополнительно введены накопитель, первые вход и выход которого подк>>ючены соответственно к третьему выходу и к второму входу коммутатора, второй выход — к третьему входу блока экстраполяции, а третий выход накопителя подключен к первому входу вычислителя, блок регистров, первый выход которого подключен к четвертому входу блока экстраполяции и к второму входу накопителя, второй вход - к второму входу вычислителя, а третий выход блока регистров подключен к третьему входу накопителя, дополнительный коммутатор первый вход которого подключен к выходу блока определения кратности сбоев, второй вход — к второму выходу блока коррекции, третий вход — к второму выходу блока экстраполяции, а четвертый вход дополнительного коммутатора подключен к второму выходу вычислителя, первые выход,цопалнительного коммутатора подключен ко входам блока регистров, блок определения адреса сбоя, выход которого подключен35 к пятому входу дополнительного коммутатора, и блок синхронизации, выход которого подключен к шестому входу дополнительного коммутатора.

4О

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 схема блок экстраполяции, вычислителя и накопителя.

Устрйатво содержит блок 1 индикации, блок 2 экстраполяции, вычислитель 3, блок 4 регистров, накопитель 5, дополнительный коммутатор

6, блок 7 синхронизации, блок 8 определения кратности сбоев, коммутатор

9, блок 10 определения адреса сбоя, 50 блок 11 коррекции, информационный регистр 12, блок 13 управления, блок 14 кодирования-декодирования, преобразователь 15 информации, информационный выход 16 блока 2 экстрапо- 55 ляции, управляющий вход 17 блока 2 экстраполяции, информационный вход

18 блока 2 экстраполяции, узел 19 сравнения, регистр 20, информационные входы 21 и 22 блока 2 энстраполд-fo ции, управляющие входы 23 блока 2 экстраполяции, информационные входы

24 блока 2 экстраполяции, экстрапо лятор 25, сумматор 26, информационные выходы 27 и 28 вычислителя 3, вычислитель 29 средней кратности сбоев, вычислитель 30 дисперсии кратности сбоев, информационные выходы

31 вычислителя З,,параллельный сумматор 32, первый узел 33 ключевых схем, схема 34 задержки, информационный выход 35 накопителя 5, управляющий вход 36 накопителя 5, триггер 37, блок 38 элементов И, регистр

39, усилители 40 считывания, управляющие входы 41 и 42 накопителя 5, ключ 43, регистр 44 сдвига зон, информационные входы 45 накопителя 5, управляющий вход 45 накопителя 5, ключ 47„ регистр 48 сдвига слов, запоминающая матрица 49, информационные входы 50-54 накопителя 5, управляющий. вход 55 накопителя 5, второй узел 56 ключевых схем, усилители 57 записи, управляющий вход 58 накопителя 5, информационный вход

59 накопителя 5.

Устройство работает следующим образом.

С блока 13 управления оператор на узле 19 сравнения блока 2 экстраполяции задает требуемое время нормальной работы с носителем для решения задач.

В режиме воспроизведения после установки носителя и начала работы с ним с блока 10 определения адреса сбоя на блок 13 управления поступает код адреса первой зоны носителя, в которой записан файд, "предыстории сбоев" носителя.

По сигналу с блока 13 управления блокируется выход информации в ЦВМ в коммутаторе 9 и.информация с носителя через преобразователь 15 информации, блок 14 кодирования-декодирования, информацис>нный регистр 12 и коммутатор 9 поступает в накопитель 5. В накопителе 5 информация о параметрах каждого сбоя хранится в следующем виде: код адреса сбоя в виде номера зоны и номера синхроимпульса в зоне, количество сбоев, ожидание и дисперсия кратности сбоев, код момента времени последнего возниконовения сбоя по данному адресу и спрогнозированное время, в те- чение которого не произойдет отказа сбойного участка носителя.

Одновременно со считыванием информации в накопитель 5 из дополнительного коммутатора 6 на узел 19 сравнения блока 2 экстраполяции поступает код спрогнозированного времени, в течение которого не произойдет отказа сбойного участка носителя.

В узле 19 сравнения этот код сравнивается с заданным с блока 13 управления кодом требуемого времени нормальной работы и при превы»ении его подается сигнал на блок 14 индикации и на блок 13 управления.

960958

При поступлении с блока 10 определения адреса сбоя на блок 13 управления кода адреса другой эоны блокируется в коммутаторе 9 поступление информации в накопитель 5 и блок

2 экстраполяции и растянутые кодовые слова поступают в преобразователь 15 информации, где они сжимаются к исходному (до записи) виду и оттуда поступают в блок кодирования-декодирования. Каждое декодированное слово поступает затем на информационный регистр 12, где оно корректируется, если в нем была одиночная ошибка, с помощью блока

11 коррекции. Первый же сигнал ошибки блока 11 коррекции при воспроизведении является сигналом начала цикла измерения кратности сбоя блоком 8 определения кратности сбоев.

Одновременно по сигналу с блока 11 коррекции через дополнительные коммутатор 6 на блок 4 регистров поступают коды времени момента обнаружения сбоя с блока 7 синхронизации, адреса сбоя — с блока 10 определения адреса сбоя, кратности сбоя — с блока 8 определения кратности сбоев. С блока 4 регистров на вход 45 накопителя 5 подается код адреса сбоя. На регистр 39 подается код адреса сбоя, хранящегося в накопителе 5. При совпадении этих кодов с блока 38 элементов И подается сигнал на триггер 37, ключ 43 запирается, и адрес зоны в запоминающей матрице 49 фиксируется в регистре. 44 сдвига зон для дальнейшего обновления информации в накопителе 5. Одновременно отпирается ключ 47 и через

- схему 34 задержки через первый узел

33 ключевых схем на параллельный сумматор 32 подается количество сббев по данному адресу, на вычислитель 29 средней кратности сбоев — математическое ожидание кратности сбоев, на вычислитель 30 дисперсии кратности сбоев — дисперсия .кратности сбоев.

В параллельном сумматоре 32 -под количество сбоев по данному адресу увеличивается на единицу и поступает на вычислители 29 и 30.

При отсутствии в накопителе 5 информации о сбое с регистра 44 сдвига эон на второй узел 56 ключевых схем подается сигнал и в запоминающую матрицу 49 в свободную зону с блока

4 регистров передаются коды времени момента обнаружения сбоя, полученные с блока 7 синхронизации кратности сбоя, полученный с блока 8 определения кратности сбоев, адреса сбоя на носителе, полученный с блока 10 определения адреса сбоя. суммы поступает в экстраполятор 25 блока 2 экстраполяции.

Сюда же поступают коды момента времени последнего обнаружения сбоя по данному адресу и мат. ожидания кратности сбоя накопителя 5, код времени момента обнаружения сбоя, полученный с блока 7 синхронизации через дополнительный коммутатор 6 и блок 4 регистров. По сигналу с блока 13 управления на вход 23 блока 2 экстраполяции проводится цикл прогнозирования момента времени достижения кратностью сбоя rpa; ницы К. Полученный код времени пос15 тупает через регистр 20 на узел 19 сравнения, где он сравнивается с указанным на блоке 13.управления и ,при его превышении подается сигнал на блок 1 индикации и блок 13 управ20 ления.

По сигналу с блока 13 управления на второй узел 56 ключевых схем накопителя, 5 и на дополнительный коммутатор 6 в накопитель 5 по тому же адресу записывается вновь полученная информация, характеризующая сбой: с экстраполятора 25 блока 2 экстраполяции — код спрогнозированного времени работы со сбойным участком носителя, в течение которого возможно исправление сбоя устрой- . ством с вычислителя 29 средней кратности сбоев и вычислителя 30 дисперсии кратности сбоевы вычислителя 3— соответственно коды мат.ожидания и дисперсии кратности сбоев, с блока

4 регистров — код момента времени

35 обнаружения сбоя по данному адресу, с параллельного сумматора 32 вычислителя 3 — код количества сбоев по

4О данному адресу. По новому сигналу от блока 11 коррекции цикл прогнозирования повторяется сначала. После окончания работы с носителем по сигналу с блока 13 управления в первую. зону носителя через коммутатор 9 информационного регистра 12, блок 14 кодирования-декодирования и преобра45 эователь 15 информации переписывают содержимое запоминающей матрицы накопителя 5.

Таким образом, в устройстве значительно расширены функциональные возможности. Появляется возможность не50

Кроме того, достигается увеличение срока службы носителей за счет оперативной.замены предотказовых участков носителей нормальными резерВычисленные значения мат .. ожидания и дисперсии кратности сбоя поступают на входы сумматора 26 и значения

;посредственного контролирования one55 .Ратором моментов отказов каждого отдельного сбойного участка носителя, тем самым повышается точность и оперативность контроля Зу за счет фиксации и накопления информации о пара метрах каждого отдельного сбойного участка.

960958 вными, сокращается время простоев

ЗУ благодаря предотвращению отказов носителей, упрощается и облегчается техническое обслуживание Зу.

Формула изобретения

Устройство для контроля блоков памяти, содержащее информационный регистр, первые вход и выход которого подключены соответственно к первому выходу и к первому входу коммутатора, вторые вход и выход — соот ветственно. к первому выходу и первому входу блока кодирования — декодирования, а третий вход информационного регистра подключен к первому выходу блока коррекции и к входу блока определения кратности сбоя, блок экстраполяции, первый выход которого подключен к второму входу коммутатора, второй вход — к первому выходу вычислителя, а первый выход— к входу блока индикации, преобразователь информации, вход и выход которого подключены соответственно к второму выходу и к второму входу блока кодирования-декодирования, третий выход блока кодирования-декодирования подключен к входу блока коррекции, блок управления, о т— л и ч а ю щ е е с я тем, что, с целью повышения точности контроля, оно содержит накопитель, первые вход и выход которого подключены соответственно к третьему выходу и к второму входу коммутатора, второй выход — к третьему входу блока экстраполяции, а третий выход накопителя подключен к первому входу вычис5 лителя, блок регистров, первый выход которого подключен к четвертому входу блока экстраполяции и к второму входу накопителя, второй вход — к второму входу вычислителя, а третий

10 выход блока регистров подключен к третьему входу накопителя, дополнительный коммутатор, первый вход которого подключен к выходу блока определения кратности сбоев, второй 5 вход - к второму выходу блока коррекции, третий вход — к второму выходу блока экстраполяции, а четвертый вход дополнительного коммутатора подключен к второму выходу вычислителя, первый выход дополнительного коммутатора подключен к входам блока регистров, блок определения адре,са сбоя, выход которого подключен к пятому входу дополнительного коммутатора, и блок синхронизации, выход которого подключен к шестому входу дополнительного коммутатора. .Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке Р, 2675108/18-24, кл. G 11 С 29/00, 1980.

2. Авторское свидетельство CCCP

431558, кл. G 11 С.29/00, 1973 (прототип).

960958

Составитель В. Гордонова

Техред А.Бабинец Корректор Г. Решетник

Редактор Г. Ус

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 7298/66 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5