Дискретная линия задержки
Иллюстрации
Реферат
(72) Авторы изобретения
Б. Г. Бронштейн и IO, М, Вешкурцев (71) Заявитель
Омский политехнический институт (54) ДИСКРЕТНАЯ ЛИНИЯ ЗАДЕРЖКИ
Изобретение относится к измеритепьной техник и технике радиосвязи и может быть использовано при приеме сигна50В с фвзоразностной модуляцией и при измерении их параметров.
Известны устройства задержки, содержащие генератор гактовых импупьсов, подключенный к регистру сдвига, каждый разряд которого состоит из триггера и двух эпементов И, входной триггер в старшем разряде регистра, выходной формироватепь, (N-1) регистров сдвига, анапогичных укаэанному, М перекпючатепей, причем в каждом регистре сдвига входная шина подкпючена к первым входам всех элементов И данного регистра, вход каждого входного триггера подкпючен к выходу первых эпементов И мпадшего и старшего разрядов своего регистра сдвига, нулевой выход входного триг- 20 гера подсоединен к рвэрешаюшему входу второго элемента И старшего разряда каждого регистра подключен к счетному
sxoay триггера младшего разряда данно2
ro регистра, нулевой выход триггера каждого разряда регистра, кроме старшего, соединен с вторым входом второго эпе- мента И данного разряда, единичный выход триггера каждого разряда регистра сдвига подключен к второму входу первого элемента И и к соответствующему дпя каждого регистра сдвига переключателю установки выдержки времени, нулевые контакты каждого иэ которых подсоединены к выходу генератора тактовых импульсов. Выходы всех перекпючвтепей подключены к соответствуюшим входам выходного формирователя, при этом выход первого элемента И старшего разря- да каждого предыдушего регистра сдвига соединен с входной шиной поспедуюшего регистра сдвига Pl).
Недостатком этих устройств задержки является большой объем оборудования в тех случаях, когда максимальное время задержки во много раэ превышает период следования входных импульсов.
3 98ii
Наиболее близким по технической сущности к предлагаемой является линия за держки, содержащая датчик кода, генератор, первый и второй блоки управления, входы которых объединены и подключены к выходу генератора, а выходы соединены со счетными входами cooTBeTczBeHHO первого и второго счетчиков импульсов, запоминающее устройство, информационный вход которого подключен к выхо- 10 ду первого счетчика импульсов, а инфор мационный выход — к входу предварительной установки второго счетчика импуль- . сов, причем вход линии задержки соединен с дополнительным входом первого 15 блока управления, а выход с выходом переполнения второго счетчика импульсов.
Регулировка времени задержки, превыша ющего период следования входных импульсов, в укаэанном устройстве осуществля —,,ется путем коммутации разрядов регист(ра сдвига, вход которого подключен к вы. ходу первого счетчика импульсов, а выход каждого разряда связан с выходом соответствующего разряда датчика кода
2). Число разрядов регистра сдвига, а также число разрядов и число выводов . датчика кода, которое необходимо дпя регулировки времени задержки отТ „м „ до можно определить по формуле
У мОКС
ЪМОКС
1 Т мии где т, мО - епичины максимального
МОКС времени задержки;
Т, — минимальный период слеимин дования входных импульсов.
Так, если 7мбкс 10 с Тимин 1 мс, то
И4 = 10000. Очевидно, что датчик кода и регистр сдвига, содержапше 10000 разрядов, отличаются повышенной сложнос"- 40 тью, что приводит к усложнению конструкции всей линии задержки.и, соответственно, уменьшению надежности.
Цель изобретения - повышение надежности путем упрощения линии задержки, Указанная цель достигается тем, что в дискретную линию задержки, содержащую . датчик кода, генератор, первый и второй блоки управления, входы которых объединены и подключены к выходу гене- 59 ратора, а выходы соединены со счетными входами соответственно первого и второго счетчиков импульсов, запоминающее устройство, информационный вход которого подключен к выходу первого счетчика 55 импульсов, а информационный выходк входу предварительной установки второго счетчика импульсов, причем вход ли23
На фиг. 1 .представлена структурная схема дискретной линии задержки; на ф нии задержки соединен с дополнительным входом первого блока управления, а выхоц - с выходом переполнения второго счетчика импульсов, введен дополнительный счетчик импульсов, вход предварительной установки которого подключен к выходу датчика кода, а выход переполненияк дополнительному входу второго блока управления, при этом счетный вход дополнительного счетчика соединен с выходом первого блока управления, дополнительный выход которого подключен к входу предварительной установки первого счетчика импульсов, а дополнительный входк входу управления записью запоминаю-щего устройства, вход управления считыванием которого подключен к выходу пинии задержки. .
Запоминающее устройство выполнено в виде последовательного соединения первого формирователя импульсов и счетчика адреса записи, входы которых и информационный вход запоминающего устройства раздельно подключены к входам пер« вого многоканального усилителя, выходы .которого присоединены к входам блока памяти, а информационный выход блока памяти через второй многоканальный усилитель подключен к информационному выходу запоминающего устройства, подключенного входом управления считыванием к входу последовательно соединенных второго формирователя импульсов и счетчика адреса считывания, выходы которых подключены к другим входам второго мно а гоканального усилителя, другие выходы которого подключены к входам управле.ния считыванием блока памяти, причем вход управления записью запоминающего устройства подключен к входу первого формирователя импульсов.
Первый блок управления содержит два элемента И, два триггера и элемент задержки, . причем первый вход первого элемента И объединен с инверсным входом второго элемента И и является входом блока управления, выход которого подключен к выходу первого элемента И, 5 --входы триггеров объединены и подключены к дополнительному входу блока уцравления,дополнительный выход которого соедийен с выходом второго элемента И и R-входом второго триггера, между выходом которого и прямым входом второго элемента И подключен элемент задержки.
5 9611 фиг. 2 - временные диаграммы, поясняющие ее работу.
Д.искретная линия задержки содержит первый блок 1 управления, второй блок 2 управления, генератор 4, первый счетчик $
4 импульсов, второй счетчик 5 импульсов, запоминающее устройство 6, дополнительный счетчик 7 импульсов и датчик 8 кода. Блок 1 управления содержит два элемента И 9 и 10, два триггера
11 и 12 элемент 13 задержки. Блок
2 управления содержит элемент И 14 и триггер 15. В состав запоминающего устройства 6 входят первый формирователь 16 импульсов, счетчик 17 адреса записи, первый многоканальный усилитель
18, блок 19 памяти, второй формирователь 20 импульсов, счетчик 21 адреса считывания и второй многоканальный усилитель 22. 20
Входы первого блока 1. управления и второго блока 2 управления объединены и подключены к выходу генератора 3. Выход первого блока 1 управления соединен со счетным входом счетчика 4, а выход >$ второго блока 2 управления — со счетным входом счетчика 5.,Дополнительный выход первого блока 1 управления подключен к входу установки счетчика 4. Выход первого счетчика 4 импульсов, под- $0 ключен к информационному входу запоминающего устройства 6, информационный выход которого связан с входом предварительной установки счетчика 5 имлульсов. Вход управления записью запоминающего устройства 6 объединен с дополнительным входом первого блока 1 управления и подключен к входу дискретной ли "" нии задержки, Вход управления считыванием запоминающего устройства 6 объединен с выходом переполнения второго счетчика 5 импульсов и подключен к выходу дискретной линии задержки.,д.ополнительный вход второго блока 2 управления соединен с выходом переполнения дополнительного счетчика 7 импульсов, счет ный вход которого связан с выходом первого блока 1 управления, а вход предварительной установки — с выходом датчика
8 кода. Первый вход элемента И 9 объ-, $0 единен с инверсным входом элемента И
10 и является входом первого блока 1 управления. Второй вход элемента И 9 связан с выходом триггера 1 1, ; -вход которого объединен с -входом триггера
12 и подключен к дополнительному вхо$$ ду блока 1 управления, R-вход триггера
12 объединен с выходом элемента И 10 и является дополнительным выходом бло23 6 ка 1 управления, выход которого соединен с выходом элемента И 9. Вход элемента 13 задержки соединен с выходом триггера 12, а выход - с прямым входом элемента, И 10, Вход блока 2 управления подключен к первому входу элемента И 14, выход которого является выходом блока 2 учравления. Второй вход элемента И 14 соединен с выходом триггера 15, -вход которого является дополнительным входом второго блока 2 уп— равления. Вход управления записью запоминающего устройства 6 подключен к входу первого формирователя 16 импульсов, выход которого, а также выходы счетчика 17 адреса записи, вход которого соединен с первым выходом формирователя
1 6, и информационный вход запоминающего устройства 6 раздельно подключены к входам первого многоканального усилителя 18, выходы которого соединены с входами блока 19 памяти. При этом первый выход формирователя 16 через первый многоканальный усилитель 18 связан с входом разрешения выборки адреса записи, второй выход формирователя 16с входом разрешения записи, выходы счетчика 17 адреса записи - с входами адреса записи, информационный вход запоминающего устройства 6 - с информационным входом блока 19 памяти. Вход управления считыванием запоминающего устройства 6 подключен к входу формирователя 20 импульсов, первый выход которого подключен к входу счетчика 21 адреса. Информационный выход блока 19 памяти через второй многоканальный усилитель 22 соединен с информационным выходом запоминающего устройства 6.
Д,ругие входы второго многоканального усилителя 22 соединены с выходами второго формирователя 20 и счетчика 21 аареса считывания, другие выходы — с входами управления считыванием блока
19 памяти. При этом первый выход формирователя 20 через многоканальный усилитель 22 связан с входом разрешения выборки адреса считывания, второй выход формирователя 20 - с входом разрешения считывания, выходы счетчика 21с входами адреса считывания блока 19 памяти.
Запоминающее устройство 6 предназначено для временного хранения кодов, поступающих на его информационный вход и последующей их выдачи на информационный выход в том же порядке, в каком они поступили., у 961 )
Идентичные формирователи 16 и 20
1импульсов, являющиеся двухфазными заторможенными мультивибраторами, формиууют на своих первых выходах импульсы„ длительность которых должна быть не меньше времени выборки адресов записи и чтения в блоке 19 памяти. На вторых выходах формирователей 16 и 20 форми руется короткий импульс, разрешающий соответственно запись или считывание ин- О формации из блока 19.
Блок 19 памяти представляет из себя оперативное запоминающее устройствг
/ с раздельными цепями записи и считывания информации. Блок реализует прин15 ципы построения магнитных запоминаюши.х устройств, Он может быть также построен на базе микросхем запоминающих устройств серий 133, 155, 565 и других, имеющих выход информации в инверсном о виде. Число разрядов в слове блока 19 равно числу разрядов счетчиков 4 и 5.
Число слов соответствует емкости счетчиков 17 и 21.
Датчик 8 кода является регистром, предназначенным для хранения числа представленного в двоичном дополнительном ;коде. Жесь число К соответствует .требуемому времени задержки и определя,ется из формулы . ЗО к=ь,/т„
1где 1у- время задержки;
- период следования импульсов .Г генератора 3. 35
Датчик 8 кода может быть построен на статических R5-триггерах.
В исходном состоянии первый счетчик
4 импульсов, счетчики 17 и 21, а также триггеры 11, 12 и 15 находятся в 4О нулевом состоянии. При этом на выходах элементов И 9 и 14 отсутствуют импульсы. Все разряды второго счетчика 5 импульсов находятся в единичном состоянии, в дополнительном счетчике 7 импульсов установлен хранящийся в датчике 8 кода код числа К у°Дискретная линия задержки работаег следующим образом.
Первый импульс, поступивший на вход дискретной линии задержки в момент 4q (фиг. 2а), поступает также на.дополнительный вход первого блока 1 управления и устанавливает триггер 11 в единичное состояние. Тем самым разрешает- ся прохождение импульсов генератора 3 через элемент И 9 на выход блока 1 оплавления (фиг. 2б), Эти импульсы на23 Q чинают поступать на счетные входы счетчиков 4 и 7.
Далее первый блок 1 управления, первый счетчик 4 импульсов и запоминающее устройство 6 работают повторяющимися циклами в следующей последователь ности. Каждый входной импульс поступает в момент времени 4„ (фиг. 2а, 1, 2, 3, ...) на дополнительный вход блока 1 управления и устанавливает триг-> гер 12 в единичное состояние. На выходе элемента 13 задержки эта логическая единица появляется через время задержки, которое должйо быть больше длительности цикла записи запоминающего уст— ройства 6 ..но меньше периода следования импульсов генератора 3. Еспи в этот момент на инверсном. входе элемента И
10 действует импульс генератора 3, то ! на выходе элемента И 10 устанавливается уровень логической единицы только после окончания действия импульса генеpampa 3. В противном случае уровень логической единицы устанавливается на выходе элемента И 10 сразу же после его установления на выходе элемента 13 задержки. После его появления триггер
12 возвращается в исходное нулевое состояние. Таким образом, на дополнительном выходе первого блока 1 управления формируется короткий импульс, задержанный относительно входного импульса и не совпадающий с импульсами генератора
З„Этот импульс воздействует на вход предварительной установки счетчика 4 и вызывает установку всех его разрядов в единичное состояние. Так как на счетный вход счетчика 4 продолжают поступать импульсы с выхода первого блока 1 управления, то к моментуQ ° „прихода сле б 1 дующего входного импульса в счетчике
4 фиксируется число 5f„ где N<-число им1 l пульсов, поступивших с выхода блока 1 управления за интервал времени от 4 до „.+. (фиг. 2б, i= 1, 2, 3, ... ), Выходной импульс в момент времени +„ „поступае на вход управления записью за-. поминающего устройства 6 и.вход первого формирователя 16 имлульсов. При этом на его первом выходе формируется импульс, когорый проходит через многоканальный усилитель 18 и разрешает вы- борку в блоке 19 памяти слова, адрес которого определяется кодом, .присутствующим на выходах разрядов счетчика 17.
На втором выходе формирователя 16 формируется короткий импульс, который разрешает запись в выбранное слово блока
9 9611
19памяти кода, присутствующего на информационном входе запоминающего устройства 6, т.е, числа Й„ . После окончания цикла записи отрицательным фронтом импульса на первом выходе формироватепя 5
16 содержимое счетчика 17 увеличивается на 1, тем самым запоминающее уст ройство 6 подготавливается к приему нового кода. На. этом цикп работы первого блока 1 управления,,счетчика 4 и запо.минающего устройства 6 заканчивается.
Так как первоначапьно в дополнитепьном счетчике 7 импульсов устанавливается число Kg, то после поступления на
его счетный вход К импульсов с выхода первого блока 1 управпения на выходе переполнения счетчика 7 появляется импупьс который, поступив на дополнительный вход второго блока 2 управления устанавливает триггер 15 в единичное состояние и разрешает прохождение импульсов генератора 3 через элемент И 14. на его выход (фиг. 2в). Поскольку предварительно все разряды второго счетчика 5 установ- лены в единичное состояние,то первый же 45 импульс, поступивший на его счетный вход вызывает переполнение счетчика 5. Оалее второй счетчик 5 и запоминающее устройство 6 работают повторяю шимися импульсами следующим образом. - ЗО
Каждый импульс перепопнения счетчика 5 в момент времени (фиг. 2г, = 1, 2, 3, ... ) проходит на вход управления считыванием запоминающего устройства 6 и вход второго формирователя 20 импульсов, При этом на его первом выхоSle формируется импупьс, который проходит через многоканапьный усилитель 22 и разрешает вы.борку в блоке 19 памяти слова, адрес которого опредепяется ко40 дом, присутствуюшим Hà выходах разрядов счетчика. 21. На втором выходе формирователя 20 формируется короткий импупьс, который разрешает считывание информации из выбранного слова блока
19 памяти, т.е. инверсного кода чиспа
N< Этот код, проходя через многоканапь ный усилитель 22, воздействует на вход предварительной установки счетчика 5 и записывается в него. Поступившие после этого й„ импульсов с выхода второго блока 2 управления вызывают перепопнение счетчика 5 в момент времени Ь (фиг. 2г, 1 = 1, 2, 3...,). На этом очередной цикл работы второго счетчика 5 импульсов и запоминающего устройства 6 заканчивается. Сформированный в конце цикла импупьс в момент времени 4 „по23 10 ступает на выход дискретной пинии задержки.
Как видно иэ временных диаграмм, представленных на фиг. 2, каждому входному импульсу соответствует импупьс иа выходе дискретной пинии задержки, отстоящий на время задержки, где h4; - слу-. чайная величина, не превышающая Тг (фиг. 2а, 4 1, 2, 3, ...), При использовании двоичной системы счисления чиспо разряКов допопнитепьного счетчика 7, а также чиспо разрядов и число выводов датчика 8 кода может быть опредепено из формулы где Е обозначает функцию цепая часть числа, lyl =Ти I Т„
Так как.обычно (о ю 10-15, а при значениях времени задержки, во много раэ превышающих период следования входных импупьсов, выполняется соотношение кс. Ъмсвкс
Ч4т "т л м чн и р, цн то Ny«llew Так, если ó „=10 с,, T> м„„1 I4, h = 4096, то И,1 = 26<<
<<10000. Очевидно, что за счет существенного уменьшения аппаратурных затрат и числа выводов датчика кода существенно упрощается конструкция всей дискрет- . ной линии задержки.
Введение дополнительного счетчика импульсов позволяет упростить конструкцию дискретной линии задержки, повысить надежность, а также расширить рабочий диапазон времени задержки до 100
200 с, что значительно расширяет возможные-области применения ее в современной науке и технике, Формула изобретения
1.,Бискретная линия задержки, содержащая датчик кода, генератор, первый и
-второй блоки управления, входы которых объединены и подключены к выходу генератора, à BblxoAbl соединены со счетными входами соответственно первого и второго счетчиков импульсов, запоминающее устройство, информационный вход которо-го подключен к выходу первого счетчика
11 961 1 импульсов, а информационный выход - к: входу предварительной установки второго счетчика импульсов, причем вход линии задержки соединен с дополнительным sxo; дом первого блока управления, а выход В с выходом переполнения второго счетчика импульсов, о т л и ч а .ю щ а я с я тем, что, с целью повышения надежности путем упрощения, в нее введен дополнительный счетчик импульсов, вход предварительной 1О установки которого подключен к выходу датчика кода, а выход переполнения - к дополнительному входу второго блока уп равпения, при этом счетный вход допол Нитепьного счетчика соединен с выходом 15 первого блока управления, дополнитель— ный выход которого подключен к входу предварительной установки первого счетчика импульсов, а дополнительный входк входу управления записью зайоминаю- 20 щего устройства, вход управления считыванием которого подключен к выходу лиНии задержки.
2. Линия по и. 1, о т л и ч а ю ш а я с я тем, что запоминающее 25 устройство выполнено в виде последовательного соединения первого формирователи импульсов и счетчика адреса записи, выходы которых и информационный вход запоминающего устройства раздень- 30 но подключены к входам первого многоканального усилителя, выходы которого присоединены к входам блока памяти, а информационный выход блока памяти через второй многоканальный усилитель 35 подключен к информационному выходу за23 12 поминаюшего устройства, вход управления считыванием которого подключен K входу последовательно соединенных второго формирователя импульсов. и счетчика адреса считывания, выходы которых подключены к другим входам второго многоканального усилителя, другие выходы которого подключены к входам управления считыванием блока памяти, причем вход управления записью запоминающего устройства подключен к входу первого формирователя импульсов.
3. Линия rro и. 1, ч а ю ш а я с я тем, что первый блок управления содержит два элемента И, два триггера и элемент задержки, причем первый вход первого элемента И объединен с инверсным входом второго элемента И и является входом блок@ управления, выход которого подключен и выходу первого элемента И, 3-входы триггеров обь3 единены и подключены к дополнительному входу блока управления, дополнительный выход которого соединен с выходом второго элемента И и R-входом второго триггера, между выходом которого и прямым входом второго элемента И включен элемент задержки. Источники информации, принятые во внимание при экспертизе
1. Авторское свидетельство СССР
М 658724, кл. Н 03 К 5/13, 25. 10.76.
2, Авторское свидетельство СССР № 441642, кл. Н 03 Н 7/30, 13. 10.77 (прототип).
8В1123
Составитель А. Тимофеев
Редактор Т. Кугрышева Техред М. Рейвес Корректор E.- Рошко
Заказ 7314/74 Тираж 959 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, -35> Раушская наб., д. 4/5
Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4