Недвоичный синхронный счетчик

Недвоичный синхронный счетчик

Иллюстрации

Показать все

Реферат

 

(72) Автор изобретения

В. E. Крехов (7I ) Заявитель (54) НЕДВОИЧНЫЙ СИНХРОННЫЙ СЧЕТЧИК

1

Изобретение относится к цифровой технике и может найти применение в устройствах обработки дискретной ин. формации. . Известно устройство, содержащее вину потенциала логической единицы, входную шину и два разряда (1 1.

Недостатком данного устройства является возможность при воздействии помехи попасть в избыточное состояние.

Известно также устройство, содержащее два разряда, например, íà IKтриггерах, шину потенциала логической единицы и входную шину, которая соединена с тактовыми входами разрядов, прямой и инверсный выходы первого разряда соединены соответственно со входами I и К второго разряда,,прямой выход которого соединен с входом

К первого разряда, вход установки в ноль и вход I которого соединены с инверсным выходом второго разряда(21, 2

Однако известное устройство не имеет устойчивых неиспользуемых состояний, и его недостатком является относительное малое быстродействие, поскольку первый разряд изменяет свое состояние из "1". в "0", только после изменения состояния второго разряда из нулевого в единичное.

Целью изобретения является повышение быстродействия.

Для достижения поставленной цели в недвоичный синхронный счетчик, содержащий два разряда, шину потенциала логической единицы и входную шину, которая соединена с тактовыми входами разрядов, прямой выход первого и инверсный выход второго разрядов соединены соответственно с входом второго и с входом установки в "0" первого разряда, входы I и К первого разряда и вход К второго разряда соединены с шиной потенциала логической единицы.

96!15

На чертеже приведена схема недвоичного синхронного счетчика.

Счетчик содержит разряды 1 и 2, входную шину 3 и шину 4 потенциала логической единицы.

Входная шина 3 соединена с тактовыми входами разрядов 1 и 2, прямой выход разряда 1 и инверсный выход разряда 2 соединены соответственно с входом разряда 2 и с входом ус- 30 тановки в "0" разряда l, входы I u

К которого соединены с входом К разряда 2 и соединены с шиной 4 потенци ала логической единицы.

Устройство работает следующим образом.

Пусть в исходном состоянии разряды и 2 находятся в состоянии "00".

После прихода первого импульса по шине 3 изменится состояние только разряда 1, который примет единичное состояние, т. е. общее состояние устройства будет "10", поскольку на инверсном выходе разряда 2 присутствует в исходном состоянии единичный no- gg тенциал и разряд 1 не блокируется к входу установки B "0". После наступления второго импульса по шине 3 разряд установится в "0" (поскольку он работает в счетном режиме и в дан- о ном такте не блокируется к входу установки в "0"), а разряд 2, работающий в режиме задержки входной информации на один такт, установится в

"1", и нулевой потенциал с его инверсного выхода заблокирует к входу

35 .установки в "0" работу разряда 1 на следующем такте. После поступления третьего импульса изменяется состояние только разряда 2, и общее состо40 яние устройства становится "00".

В предлагаемом устройстве информация на выходе разря ов изменяется синхронно с фронтом тактового импульса, поэтому быстродействие выше

1 чем в известном устройстве.

Поскольку разряд 1 работает в счетном режиме, а разряд 2 - в режиме сдвига, то в общем случае может быть построен счетчик с коэффициентом пересчета 2 + 1, где m - разрядность двоичного счетчика. Причем в этом случае на > нформационный вход регистра сдвига необходимо подавать сигнал перекоса или сигнал с дешифратора всех единиц авоичного счетчика, вход установки в "0" которого:оединен с инверсным выходом разряда 2.

Формула изобретения

Недвоичный синхронный счетчик, содержащий два разряда, шину потенциала логической единицы и входную шину, которая соединена с тактовыми вховходами разрядов, прямой выход первого и инвесрный выход второго разрядов соединены соответственно с входом второго разряда и с входом установки в "0" первого разряда, о т л и ч аю шийся тем, что, с целью повышения быстродействия, входы и К первого разряда и вход К второго разряда соединены с шиной потенциала логической единицы.

Источники информации, принятые во внимание при экспертизе

l. Шац С. Я. Проэктирование радиоэлектронных устройств на интегральных микросхемах. И., "Советское радио". !

976, с. 235 рис. 5.43.

2. Авторское свидетельство СССР

М 552702, кл. Н 03 K 23/00, 1976 (прототип).

ВНИИПИ Заказ 7319/76

Тираж 959 Подписное

Филиал ППП Патент", г. Ужгород, ул. Проектная, 4