Стохастическое устройство для определения действующего значения сигнала

Стохастическое устройство для определения действующего значения сигнала

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

<н962940

Ф:

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 12.01.81 (21) 3263605/18-24

fgq) Кл 3 с присоединением заявки ¹â€”

G 06 F 7/70

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 3(109.82. Бюллетень № 36

Дата опубликования описания 30.09 ° 82 (53) УДК 681 ° 3 (088. 8) (72) Авторы изобретения

И.Я.Билинский, A.K.Ìèêåëñoí и A.A.Ñêàãåðèñ

Институт электроники и вычислительной техн ки

AH Латвийской CCP (71) Заявитель (54) СТОХАСТИЧЕСКОЕ УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

ДЕЙСТВУЮЩЕГО ЗНАЧЕНИЯ СИГНАЛА

Изобретение относится к вычислительной и измерительной технике, а именно к цифровым приборам для измерения действующего значения сигнала, и может быть использовано в технике связи, в производстве и испытаниях различных радиоэлектронных приборов и систем, а также в процессе научных исследований.

Известны цифровые коррелометры, работающие в режиме измерения действующего значения сигнала. Этот измеритель содержит входной усилитель, генератор псевдослучайных чисел с коммутатором, два цифроаналоговых преобразователя, два компаратора, генератор тактовых импульсов, умножитель, интегратор, схему считывания и регистрирующее устройство Pl).

Известен также коррелометрический измеритель. действующего значения сигнала, работающий на принципе стохастатического аналого-цифрового преобразователя сигналов, имеющий входной усилитель, два компаратора, генератор тактовых импульсов, генератор псевдослучайных чисел, цифроаналоговый преобразователь, источник постоянного напряжения, аналоговый сумматор, логический инвертор, две группы вентилей, решающий блок и регистрирующее устройство (2).

Недостатком таких измерителей является ограниченное быстродействие, определяемое временем установления цифро-аналогового преобразователя. () Наиболее близким техническим решением к изобретению является устройство для измерения действующего значения сигнала, содержащее входной усилитель, два компаратора, источник постоянного напряжения, аналоговый сумматор, ген ератор тактовых импульсов, цифро-аналоговый преобразователь, два генератора псевдослучайных чисел, блок вычитания и переключатель, два накапливающих алгебраических сумматора, два последовательных регистра сдвига, четыре элемента И, два элемента ИЛЙ, три реверсивных счетчика, суммирующий счетчик, решающий блок и регистрирующий блок (3 1.

Минимальное время измерения действующего значения сигнала при помощи этого измерителя также ограничено временем установления цифроаналогового преобразователя.

962940

Цель изобретения — повышение I быстродействия.

Поставленная цель достигается тем, что в стохастическое устройство для определения действующего значения сигнала, содержащее входной усилитель, вход которого является входом

,измерителя, первый и второй коммутаторы, первые входы которых соединены с выходом входного усилителя, первый аналоговый сумматор, выход которого соединен с вторым входом второго компаратора, источник посто; янного напряжения, выход которого соединен с первым входом первого аналогового сумматора, цифро-аналоговый преобразователь, выход которого соединен с вторыми входами первого аналогового сумматора и первого компаратора, генератор псевдослучайных чисел, первый выход которого 2 » соединен с входом цифро-аналогового преобразователя, арифметико-логический блок, первый и второй входы которого соединены соответственно с первым и вторым выходами генератора 25 псевдослучайных чисел, регистрирующий блок, вход которого соединен с выходом арифметико-логического блока, и генератор тактовых импульсов, дополнительно содержит блок источни- 30 ков постоянного напряжения, второй, третий, четвертый и пятый аналоговые сумматора, третий, четвертый, пятый и шестой компараторы, сумматор по модулю два, однорибратор, первый и второй триггеры, первый, второй, третий, четвертый и пятый элементы И, первый, второй и третий элементы задержки, причем первый, второй, третий и четвертый выходы блока источников постоянного напряжения соединены с первыми входами соответственно второго, третьего, четвертого и пятого аналоговых сумматоров, вторые входы которых подключены к выходу цифро-аналогового преобразователя, выходы второго, третьего, четвертого и пятого аналоговых сумматоров соединены с первыми входами соответственио третьего, четвертого, пятого и шестого компараторов, вторые входы которых подключены к выходу входного усилителя, первый выход генератора тактовых импульсов соединен.

t с первым входом первого элемента И, восход которого соединен с нулевым 55 входом первого триггера, третьими входами первого, второго, третьего, четвертого, пятого и шестого компараторов и входом первого элемента задержки, входы ".второго; и третьего ф) элементов задержки подключены к выходам соответственно первого и второго компараторбв, а выходы первого, второго и третьего элементов задержки соединены с первыми входами соответственно второго, третьего и четвертого элементов И, выходы первого, второго, третьего, четвертого, пятого и шестого компараторов соединены с соответствующими входами сумматора по модулю два, выход которого соединен с единичным входом второго триггера, выход второго триггера соединен с единичным входом первого триггера и входом одновибратора, выход которого соединен со вторыми входами первого, второго, третьего и четвертого элементов И, выходы второго, третьего и четвертого элементов И соединены соответственно с третьим, четвертым и пятым входами.арифметико-логического блока, второй выход генератора тактовых импульсов соединен с первым входом пятого элемента И, второй вход которого соединен с нулевым выходом первого триггера, а выход соединен с нулевым входом второго триггера и входом генератора псевдослучайных чисел.

На чертеже представлена блок-схема устройства.

Она содержит входной усилитель 1, первый 2, второй 3, третий 4, четвертый 5, пятый 6 и шестой 7 компараторы, первый 8, второй 9, третий 10, четвертый 11 и пятый 12 аналоговые сумматоры, цифро-аналоговый преобразователь 13, источник 14 постоянного напряжения, блок 15 источников постоянного напряжения, генератор

16 тактовых импульсов, первый элемент И 17, первый триггер 18, первый элемент 19 задержки, второй элемент И 20, сумматор 21 по модулю два, второй элемент 22 задержки, третий элемент И 23, третий элемент 24 задержки, четвертый элемент И 25,.второй триггер 26, одновибратор 27, пятый элемент И 28, генератор 29 псевдослучайных чисел, арифметикологический блок 30, регистрирующий блок 31.

Арифметико-логический блок 30 состоит из двух накапливающих сумматоров, двух последовательных регистров сдвига, четырех элементов И,, двух элементов ИЛИ, трех реверсивных счетчиков,. суммирующего счетчика и решающего устройства, соединенных соответствующим образом для реализации алгоритма в соответствии с формулой (1). Выход входного усилителя 1 соединен с первыми входами первого 2, второго 3 компараторов и с, вторыми входами третьего 4, четвертого 5, пятого 6 и шестого 7 компараторов. Выход источника 14 постоянного напряжения соединен с первым входом первого аналогового сумматора 8. Первый, второй, третий и четвер выходы блока 15 источников

962940 постоянного напряжения соединены с первыми входами соответственно второ1 го 9, третьего 10, четвертого 11 и пятого 12 аналоговых сумматоров. Выход цифро-аналогового преобразователя 13 соединен с вторыми входами аналоговых сумматоров 8-12 и первого компаратора 2. Выходы первого 8, второго 9, третьего 10, четвертого

11 и пятого 12 аналоговых сумматоров

10 соединены соответственно с вторым. входом второго компаратора 3 и первыми входами третьего 4, четвертого

5, пятого б и шестого 7 компараторов. одновибратора 27. Второй выход генератора 16 тактовых импульсов соединен с первым входом пятого элемента И 28, второй вход которого соединен с нулевым выходом первого триггера 18, а выход — с нулевым входом второго триггера 26 и входом генератора 29 псевдослучайных чисел.

Устройство работает следующим образом.

Прямой выход первого компаратора 2 соединен c входом второго элемента

22 задержки и первым входом сумматора 21 по модулю два. Инверсный выход второго компаратора 3 соединен с входом третьего элемента 24 задержки и вторым входом сумматора 21 по модулю два. Прямые выходы третьего 4, четвертого 5 компараторов и инверсные выходы пятого б и шестого

7 .компараторов соединены соответственно с третьим, четвертым, пятым .и шестым входами сумматора 21 по модулю два, выход которого соединен с единичным входом второго триггера 26. Выходы первого 19, второго 22 и третьего 24 элементов задержек сое-(30

i динены с первыми входами соответственно второго 20, третьего 23 и четвертого 25 элементов И, выходы которых соединены соответственно с третьим, четвертым и пятым входами 35 арифметико-логического блока 30.

Первый вход блока 30 соединен с первым выходом генератора 29 псевдослучайных чисел и входом цифро-аналогового преобразователя 13, второй 40 вход соединен с вторым выхЬдом генератора 29 псевдослучайных чисел, а выход — с входом регистрирующего блока 31. Первый выход генератор 16 тактовых импульсов соединен с первым входом первого элемента И, второй вход которого соединен с выходом одновибратора 27 и вторыми входами второго 20, третьего 23 и четвертого 25 элементов И. Выход первого элемента И 17 соединен с третьими входами компараторов 2-7, входом первого элемента 19 задержки и нулевым входом первого триггера 18, единичный вход которого .соединен с единичным выходом «торого триггера 26 и входом л

Оценка действующего эначения х о измеряемого сигнала x(t) определяется в соответствии с формулой н и(2„„, ;(г2 д (2 К-. 7К. К К К

-(х) пк где

1К

k-я реализация- псевдослучайного числа на первом выходе генератора 29 псевдослучайных чисел (, 6 $0,1j;

k-я реализация псевдо% случайного числа (на втором выходе генератора 29 псевдослучайных чисел; и

К выходной сигнал первого компаратора 2. (42 1, е ли x(t)<)rq („-1); () О, если х(с)

-(И и

K инверсия выходного сигнала второго компарато ра 3;

1, если x (t)< < q ((-1);

О, если х() q(-1); (3)

q предел изме ения;

N количество тактов дискретизации за время измерения.

Сигнал x(t) приводится в область

x(t)E (-×,q) во входном усилителе 1 и поступает на первые входы компараторов 2 и 3 и вторые входы компараторов 4-7. На вторые входы компаратора

2 и аналоговых сумматоров 8 — 12 псступает аналоговый псевдослучайный опорный сигнал ()о= „ qE10,с1), обРаэованный в цифро-аналоговом преобразователе 13 в соответствии с кодом чисел

1 поступающих с первого выхода генератора 29 псевдослучайных чисел. На первый вход аналогового сумматора 8 поступает напряжение -q от источника 14 псстоянного напряжения, и на выходе аналогового сумЧ матора 8 образуется псевдослучайный аналоговый сигнал U =q ((К-1)e f-q,О), который поступает в качестве опорного сигнала на второй вход компаратора 3.На первые входы аналоговых сумматоров 9-12 с первого, второго третьего и четвертого выходов блока 15 источников постоянного напряжения поступает напряжение соответственно дскб„ вЂ, ц -q+gq и -q-дц

Ф и где Dq = q" — а — разрядность псевР дослучайных чисел )); и (1-5) выбирается в зависимости от параметров примененного в предлагаемом устройстве цифро-аналогового преобразователя 13. На выходе аналоговых сумматоров 9-12 образуется псевдослучайный опорный сигнал для компараторов 4-7.

Компараторы 2, 4 и 5 работают в области положительных значений

962940 сигнала x(t) и опорные сигналы вспомогательных компараторов 4 и 5 отличаются от опорного сигнала основного компаратора. 2 только на величину т zq. Аналогично, компараторы

3, б и 7 работают в области отрицательных значений сигнала х(t), при этом опорные сигналы вспомогательных компараторов 6 и 7 отличаются от опорного сигнала основного компаратора 3 только на величину + Ч. Вспомогательные компараторы 4-7 рабстают аналогичио основным компараторам 2 и 3 и имеют выходные сигналы соответственно

++ J ecole ()к)< q 7» к 1 О, если x(t)«g +Iraq;

„+ 1, если x(t)<),q- -лЧу к к О, если x(t)

1, если х (t) c q (g» -1)+$qу,и

О, если х()„) q (y -1)+hqр

1, если х () Ч (-1) -ьЧ;

О Р если х (t)K ) q ("„-1) -ЬЧ.

n-+ к

20 и к

Тактовь-е импульсы с первого выхода генератора 16 тактовых импульсов через элемент И 17 поступают на тре- 25 тьи входы компараторов 2-7, на нуле- вой вход первого триггера 18 и через элемент 19 задержки на первый вход элемента И 20. Тактовые импульсы с второго выхода генератора 16 тактовых импульсов через элемент И 28 поступают на нулевой вход второго триггера 26 и на вход генератора 29 псевдослучайных чисел.

Выходные сигналй n/I, пк и n+ компа-35 раторов 2, 4 и 5 и инверсйые вйход— (2) — -+ ные сигналы и, пК и nK KoMIIGpBTQ ров 3, 6 и 7 возникают в момент поступления тактовых импульсов в результате сравнения значения сигнала 40

x(t) со значениями соответствующих опорных сигналов и поступают на входы сумматора 21 по модулю два. Сигналы и„ и rlK, кроме того, поступа«j (а) ют соответственно через элементы 22 и 24 задержки на первые входы элементов И 23 и 25. На вторые входы элементов И 20, 23 и 25 в исходном состоянии с выхода одновибратора 27 поступает разрешающий сигнал. 50

Таким образом, в исходном состоянии с первого и второго выходов генератора 29 псевдослучайных чисел на первый и второй входы арифметико1 логического блока 30 соответственно псйтупают сигналы ) »1 и ) ф, а на третий, четвертый и пятый входы блока 39 с выходов элементов И 20, 23 и 25 поступают соответственно тактовые импульсы, сигналы п® и пР. При этом арифметико-логический блок 30 набирает отсчеты для оценки х действующего значения сигнала x(t) в соответствии с формулой(1) °

Выходной сигнал сумматора 21 по модулю два появляется только в слу- 65 чае, если п " Фп++ или n«>=n+, или n(+ri к k » % или и й, т.е. если значение х измеряемого сигнала x(t) находится в пределах U „-n qCx < U+» +дЧ или

Uo„ — ЬЧ х,рБ„ +Iraq. B этом:случае выходной сигнал сумматора 21 по модулю два перебрасывает триггер 26 и далее триггер 18 в состОяния 1 и запускает одновибратор 27..При этом с нулевого выхода триггера 18 поступает запрет на элемент И 28, а с выхода одновибратора 27. — запрет на элементы И 17, 20, 23 и 25. Длительность временного интервала одновибратора 27 Гв выбирается равной времени установления примененного в предлагаемом устройстве .цифро-аналогового преобразователя, и на время В поступление тактовых импульсов на третьи входы компараторов 2-7 и на вход генератора 29 дискретных псевдослучайных чисел прекращается. Длительность задержки сигналов в элементах 22 и 24 задержки должна быть больше суммарной задержки распространения сигнала в блоке 21, триггере 26, в одновибраторе 27. Длительность задержки тактовых импульсов в элементе 19 задержки должна быть больше суммарной задержки распространения сигнала с третьих входов компараторов 2-7, сумматоре 21 по модулю два, в триггере 26 и в одновибраторе 27. Поэтому в случае срабатывания сумматора 21 по модулю два и триггеров 26 и 18 соответствующий тактовый импульс и соответствующие сигналы пР и йк в арифметикологический блок 30 не попадают и им не учитываются. За время ч; выходной сигнал цифро-аналогового преобразователя 13 устанавливается с заданной предельной точностью. После истечения времени Г одновибратор 27 открывает элементы И 17, 20, 23 и 25 и очередной тактовый импульс с первого выхода генератора 16 тактовых импульсов через элемент И 17 производит повторный опрос компараторов

2-7 и по нулевому входу возвращает в исходное состояние триггер 18, который посылает разрешающий сигнал на элемент И 28. Очередной тактовый импульс со второго выхода генератора 16 тактовых импульсов через элемент И 28 возвращает в исходное состояние триггер 26 и переключает в следующее состояние генератор 29 псевдослучайных чисел. С целью исключения возможного повторного срабатывания триггера 26 задержка тактовых импульсов, поступающих со второго выхода генератора 16 тактовых импульсов, по отношению к тактовым импульсам, поступающим с первого выхода этого генератора, должна быть больше, чем суммарная задержка распрост962940

10 ранения сигнала по третьему входу компараторов 2-7 и сумматора 21 по ,модулю два. Далее устройство работает ,.аналогичным образом, арифметикологический блок 30 накапливает оцен ку Q действующего значения сигнала x(t) и передает ее.на регистрирующий блок 31.

В предлагаемом устройстве по сравнению с другими устройствами аналогичного назначения можно значительно повысить частоту следования такто вых импульсов и тем самым сократить время измерения. В данном случае эта частота определяется в основном только быстродействием примененных компараторов и элементов дискретной техники и мало зависит от времени установления цифро-аналогового преобразователя.

Коэффициент А повышения быстродействия предлагаемого устройства по сравнению с прототипом можно оценить по следующей формуле:

А О, 9 й.,р„+ЗЕ где „ А -ъ время установления

ЦАП цифро-аналогового прео5разователя, нс; — время задержки расз к пространения сигнала в компараторе со стробирующего входа., нс1 среднее время задержки распространения сигнала выбранной серии логических интегральных схем, нс;

Например, если в устройстве выбраны цифро-аналоговый преобразователь (ЦАП) с временем установления й, с„ д =300-350 нс, компараторы типа 521СА4 или 597СА2, а все цифровые элементы — микросхемы серии

155, тогда предлагаемое устройство имеет не менее, чем в 5 раз большее быстродействие по сравнению с прототипом.

Формула изобретения

Стохастическое устройство для определения действующего значения сигнала, содержащее входной усили— тель, вход которого является входом измерителя, первый и второй компараторы, первые входы которых соединены с выходом входного усилителя, первый аналоговый сумматор, выход которого соединен с вторым входом второго компаратора, источник постоянного напряжения, выход которого соединен с первым входом первого аналогового сумматора, цифро-аналоговый преобразователь, выход которого соединен с вторыми входами первого аналогового сумматора и первого компаратора, генератор псевдослучайных чисел, первый выход которого соединен с входом

5 цифро-аналогового преобразователя

1 арифметико-логический блок, первый и второй входы которого соединены соответственно с первым и вторым выходами генератора псевдослучайных чисел, Регистрирующий блок, вход

10 которого соединен с выходом арифметико-логического блока, и генератор тактовых импульсов, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, он содержит

f5 блок источников постоянного напряжения, второй, третий, четвертый и пятый аналоговые сумматоры, третий, четвертый, пятый и шестой компараторы, сумматор по модулю два, gp одновибратор, первый и второй триггеры, первый, второй, третий, четвертый и пятый элементы И, первый, второй, третий элементы задержки, причем первый, второй, третий и чет25 вертый выходы блока источников пбстоянного напряжения соединены с первыми входами соответственно второго, третьего, четвертого и пятого аналоговых сумматоров, вторые

ЗО входы которых подключены к выходу цифро-аналогового преобразователя, выходы второго, третьего, четвертого и пятого аналоговых сумматоров соединены с первыми входами соот

35 ветственно третьего, четвертого, пятого и шестого компараторов, вторые входы которых подключены к выходу входного усилителя, первый выход генератора тактовых импульсов

4О соединен с первым входом первого эле. мента И, выход которого соединен.с нулевым входом первого триггера, третьими входами первого, второго, третьего, четвертого, пятого и шесто4 го компараторов и входом пеРвого элемента задержки, входы второго и третьего элементов задержки подключены к выхо -.вм соответственно первого и второго компараторов, а выходы первого, второго и третьего элементов задержки соединены с первыми входами соответственно второго, третьего и четвертого элементов И, выходы первого, второго, третьего, четвертого, пятого и шестого компараторов соединены с соответствующими входами сумматора по модулю два, выход которого соединен с единичным входом второго триггера, выход второго триггера соединен с единичным входом первого

60 триггера и входом одновибратора, выход которого соединен с вторыми входами первого, второго, третьего и четвертого элементов И, выходы второго, третьего и.четвертого элеменфЯ тов И соединены соответственно с тре962940

Составитель О.Майоров

Техред Т.Фанта Корректор Н.Король.Редактор С.Тараненко

Заказ 7514/69 Тираж 731 .Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 тьим, четвертым и пятым входами арифметико-логического блока, второй выход генератора тактовых импульсов соединен с первым входом пятого элемента И, второй вход которого соединен с нулевым выходом первого триггера, а выход соединен с нулевым входом второго триггера и входом генератора псевдослучайных чисел.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 421011, кл. G 06 F 15/34, 1974.

2. Авторское свидетельство СССР

М 600721, кл. Н 03 К 13/02, 1978.

3. Авторское свидетельство СССР по заявке 9 2874999/18-21, кл. G 06 F 7/70, 1980 (прототип).