Устройство микропрограммного управления

Устройство микропрограммного управления

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 28. 01. 81 (21) 3286924/18-24 (51) М. Кл.з с присоединением заявки ¹â€” (23) Приоритет

G 06 F 9/22

Государственный комитет

СССР ио делам изобретений и открытий (53) УДК б81. 325 (088. 8) Опубликовано 3009.82. Бюллетень №Зб

Дата опубликования описания 300982 (72) Авторы изобретения

О.В. Катаев и И.A. Николаев

Таганрогский радиотехнический институт им. В. Д. Калмыкова (71) Заявитель (54) УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике и может быть использовано при разработке и конструировании мультимикропроцессорных вычислительных систем.

Известно устройство микропрограммного управления, в которое входят два запоминающих блока (в первом содержится адресная информация микрокоманд, а во втором — операционные части микрокоманд), два дешифратора адреса, регистр адреса, счетчик микрокоманд и буферный регистр, причем первый запоминающий блок подключен последовательно к второму запоминающему блоку через счетчик микрокоманд и дешифратор адреса и соединен с входом буферного регистра (1).

Недостатками устройства являются невозможность работы с микроподпрограммами, а также большое количество оборудования, необходимое для организации микропрограммного управления по одной программе в мультипроцессорных системах.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее первый и второй блоки памяти микрокоманд, первый и второй регистры микрокоманд, блок загрузки макрокоманд, счетчик адреса микрокоманд, регистр адреса возврата и коммутатор выбора адреса, .первый вход которого является информационным входом устройства, а второй и третий выходы соединены соответственно с выходами первого регистра микрокоманд и регистра адреса возврата, выход коммутатора выбора адреса соедине с входом счетчика адреса микрокоманд, выход которого соединен с входом регистра адре са возврата и входами первого и второго блоков памяти микрокоманд, выходы которых соединены с входами первого и второго регистров.микрокоманд, выходы которых являются первыми и вторыми входами блока загрузки микрокоманд, входы условий устройства являются управляющими входами блока загрузки, а информационные управляющие выходы блока загрузкиинформационными и управляющими выходами устройства 12 .

Недостатком данного устройстватакже является большой объем оборудования для реализации блока загрузки микрокоманд, состоящего иэ, И комь таторов выбора блока памяти, т1 счетчиков и И схем сравнения.

962944

Цель изобретения — сокращение ко":è÷åñòHà оборудования.

Поставленная цель достигается тем, что в устройство микропрограммного управления, содержащее первый и второй блоки памяти микрокоманд, первый 5 и второй регистры микрокоманд, коммутаторов выбора блока памяти, счетчик адрес-: микрокоманд, регистр адреса возврата и коммутатор адреса, первый вход которого является адрес- 10 ным входом устройства, а второй и третий входы соединены соответственно с выходами первого регистра микрокоманд и регистра адреса возврата, выход коммутатора адреса соединен с информационным входом счетчика адреса микрокоманд, выход которого соединен с информационным вхоцом регистра адреса возврата и адресными входами первого и второго блоков памяти микрокоманд, выходы которых соединены соответственно с информационными входами первого и второго регистров микрокоманд, выходы которых подключены к -первым и вторым информационным входам И коммутаторов выбора блока памяти, управляющие входы которых являются входами условий устройства, а выходы — информационными выходами устройства, введен -разрядный блок памяти магазинного типа, информационные входы которого подключены к входам условий устройства, управляющий вход — к выходу первого регистра микрокоманд, а выходы являются управ- 35 ляющими выходами устройства.

На фиг. 1 представлена структурная,схема устройства, на фиг. 2 — схема микропрограммы, на фиг. 3 — формат микрокоманды блокировки, на 40 фиг. 4 показано размещение микропрограммы в первом блоке памяти микрокоманд, на фиг. 5 — то же, во втором блоке памяти микрокоманд. устройство содержит коммутатор 1 адреса, адресный вход 2 устройства, счетчик 3 адреса микрокоманд, регистр 4 адреса возврата, второй 5 и первый 6 блоки памяти микрокоманд, регистры 7 и 8 микрокоманд, коммутаторы 9 ...9> выбора блока памяти„ блок 10 памяти магазинного типа, входы 11 условий устройства, информационные выходы 12 устройства, уфравляющие выходы 13 устройства.

Коммутатор 1 адреса предназначен для передачи со своих первого, второго и третьего входов в счетчик 3,, задающий естественный порядок выборки микрокоманд, начального адреса микропрограммы, адреса перехЬда при реализации циклов и адреса возврата, хранимого в регистре 4 при реализации микропрограммы.

Первый 6 и второй 5 блоки памяти микрокоманд служат для хранения 65 фрагментов микропрограммы, соответствующих выполнению (невыполнению) условий в микрокомандах условI ного перехода.

Работа устройства происходит следующим образом.

Пусть микропрограмма описывается схемой, представленной на фиг. 2.

Условные вершины обозначены символом Х, операторные — символом У.

1Кроме микрокоманд, входящих в вершины Х и У, в устройстве используется специальная микрокоманда блокировки, (фиг. 3), включающая БЛ-код операции и двухразрядное поле модификации микрокоманды М.

При М = 11 происходят блокировка соответствующих f -ых процессов и запись кода условия, где в -ых разрядах записаны единицы, а в остальных — нули.

Таким образом, отмечаются заблокированные процессоры, не выполнившие микропрограмму до конца. Если М = 10, то происходит блокировка процессоров, выполнивших всю микропрограмму без записи кода условия. В случае М=ОО, код условия выбирается из памяти магазинного типа по принципу "последний вошел — первый вышел", а процессоры, отмеченные единицами, включаются для выполнения своих фрагментов микропрограммы. Код поля

М равный 01 не используется.

В соответствии с назначением блоков 6 и 5 размещение микропрограммы в первом блоке 6 показано на фиг. 4, а во втором блоке 5 — на фиг. 5.

С адресного входа 2 устройства через коммутатор 1 адреса в счетчик

3 адреса микрокоманд поступает адрес начальной команды микропрограммы (одновременно включаются все процессоры вычислительной системы), которая считывается из блоков б и 5 в регистры 8 и 7 микрокоманд и затем поступает на коммутаторы 9„ ...9 выбора блока памяти. В соответствйи с естественным порядком выборки микрокоманд с выходов регистров 8 и 7 через коммутаторы 9 ...9 на информационные выходы устройства поступают микрокоманды операторной вершины У1 и условной вершины Х1, которые выполняют все процессоры. После выполнения условной микрокоманды Х1 процессоры, у которых на выходах условия имеется единичный сигнал, выполняют операторную вершину У2, а остальные (y которых на выходах условия нуль операторную вершину УЗ и т. д.

При многократном ветвлении одновременно обрабатывается не более двух ветвей микропрограммы а остальные на время блокируются с помощью микрокоманды блокировки. Затем процессоры, выполнившие свои фрагменты микропрограммы, выключаются, а за962944 блокированные снова включаются.

Таким образом, все процессоры с помощью данного устройства микропрограммного управления выполняют микропрограмму, заданную схемой на фиг. 2 или любой другой произвольной схемой °

Использование в предлагаемом устрОйстве блока памяти магазинного типа, подключенного информационными входами к входам условий устройства, управляющими входами — к выходу пер° вого регистра микрокоманд, а выходами — к управляющим выходам устройства, позволяет сократить количество оборудования.

Формула изобретения

Устройство микропрограммного управления, содержащее первый и. второй блоки памяти микрокоманд, первый и второй регистры микрокоманд, И коммутаторов выбора блока памяти, счетчик адреса микрокоманд, регистр адреса возврата и коммутатор адреса, первый вход которого является адресным входом устройства второй и третий входы соединены соответственно с выходами первого регистра микрокоманд и регистра адреса возврата, выход коммутатора адреса соединен с информационным входом счетчика адреса микрокоманд, выход которого соединен с информационным входом регистра адреса возврата и адресными входа5 ми первого и второго блоков памяти микрокоманд, выходы которых соединены соответственно с информационными входами первого и второго регистров микрокоманд, выходы которых подклю10 чены к первым и вторым информационным входам И коммутаторов выбора блока памяти, управляющие входы которых являются входами условий устройства, а выходы — информационными выхо)5 дами устройства, о т л и ч а ющ е е с я тем, что, с целью сакращения оборудования оно содержит ю — разрядный блок памяти магазинного типа, информационные входы которого подключены к входам условий устройства, управляющий вход — к выходу первого регистра микрокоманд, а выходы являются управляющими выходами устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 482744, кл. С 06 F 9/22, 1972.

2. Авторское свидетельство СССР по заявке Р 2899993,кл. G Об Г 9/22, _#_ 1980.

962944

Составитель Логачева

Редактор Т. Лопатина Техред T.Ôàíòà

Корректор Л. Бокшан

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная. 4

Заказ 7514/69 Тираж 731

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5