Функциональный генератор
Иллюстрации
Реферат
О П И С А Н И Е < 962997
ИЗОБРЕТЕНИЯ
Союз Советских
Социалистических
Ресттубпик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву— (22)Заявлено 16.02.81 (21) 3250597/18-24 (м)ж. кл. с присоединением заявки №
G 06 G 7/26
G 06 F 1/02
3Ьоударствеиад комитет
СССР во делам изобретений и открытий (23 ) Приоритет (З) ЙК,.681 ° 33. (088.8) Опубликовано 30 . ОЯ . 82 . Бюллетень ¹ 36.Дата опубликования описания 02. 10,82 (72) Авторы изобретения
Л.Н, Казаков и А.Н. Кренев (7I ) Заявитель
Ярославский государственный унив (4) фУНКЦИОНАЛЬНЫГ1 ГЕНЕРАТОР
Изобретение относится к автомати ке., вычислительной технике и радиосвязи и может найти применение при гене.рировании аналоговых функций sint/t используемых, в частности, для получения радиоимпульсов с ограниченным
5 спектром.
Известен функциональный генератор, содержащий преобразователь временных инетрвалов B последовательность импульсов, реверсивный счетчик, блок памяти, блок декодирования линейных участков и блок весовых коэффициентов 11 ).
Известен также функциональный генератор, содержащий блок управления, счетчик, блок памяти, цифро-аналоговые преобразователи, сумматоры, управляемый инвертор, интегратор и компараторы C 2 ). го
Недостатком известных генераторов является сложность технической реализации при повышенных требованиях к
2 точности воспроизведения функции вида
sin t/t в широком диапазоне изменения аргумента.
Наиболее близким к предлагаемому является функциональный генератор, содержащий цифро-аналоговый преобразователь, блок памяти, элементы И и дешифратор, подключенный первый выходом к первому управляющему входу коммутатора,- первый и второй выходы которого соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, подключенного выходами к первой группе входов блока сравнения кодов, соединенного выходами с первым входом первого элемента И, второй вход которого подключен к третьему выходу коммутатора, соединенного вторым управляющим входом с вторым выходом дешифратора, сигнальным входом — с выходом управляемого делителя частоты, а четвертым выходом - с пер"
BblM входом второго элемента И, подключенного вторым входом к выходу блока
9"299 сравнения кодов, соединенного второй группой входов с первой группой врходов блока памяти, подключенного адрес ными входами к выходам .кольцевого реверсивного распределителя, входы которого соединены с выходами элементов И, причем вторая группа выходов блока памяти подключена к управляющим входам управляемого делителя частоты, а выходы реверсивного счетчика под- !О ключены к входам упорно-аналогового преобразователя, выход которого является выходом функционального генератора, причем коммутатор содержит два
Элемента И и триггер, установочный t5 и обнуляющий входы которого являются соответственно первым и вторым управляющими входами коммутатора, а прямой и инверсный выходы подключены к пер. вым входам rlepBoro и второго элемен- 20 тов И, выходы которых являются первым и вторым выходами коммутатора, а вто- рые входы объединены и являются сигнальным входом коммутатора, причем прямой и инверсный выходы триггера 25 являются третьим и четвертым выходами коммутатора Р 3), Недостатком данного генератора является ограниченная область изменения аргумента при воспроизведении 50 фуйкции s in t/t
Цель изобретения — расширение области изменения аргумента.
С этой целью в функциональный генератор, содержащий цицеро-аналоговый преобразователь, блок памяти, элементы И и дешифратор, подключенный первым выходом к первому управляющему входу коммутатора, первый и второй
40 выходы которого соединены соответствено с суммирующим и вычитающим входами реверсивного счетчика, подключенного выходами к первой группе входов блока сравнения кодов, .соединенного выходом с первым входом первого эле45 мента И, вторрй вход которого подключен к третьему выходу коммутатора, дополнительно введены цифро-аналоговый преобразователь, блок памяти, реверсивный счетчик, коммутатор,,сумматор, временной селектор, элемент ИЛИ, выходной множительный блок и преобразователь временных интервалов в последовательность импульсов, соединенный опорным входом с шиной опорной асто- 55 ты, входом запуска.- с шиной "Пуск", установочными входами основного и дополнительного реверсивных счетчиков, 7 4 первым входом временного селектор, вторым управляющим входом основного комму т атора и с первым уп ра вляющи м входом дополнительного коммутатора и входом останова - с выходом первого элемента И, а выходом - с сигнальным входом дополнительного коммутатора, подключенного первым и вторым выхода. ми соответственно .к суммирующему и вычитающему входам дополнительного реверсивного счетчика, соединенного выходами с входами дешифратора и с группой входов сумматора, подключенного входом к первому выходу временного селектора, а выходами - к входам дополнительного блока памяти, выходы которого через дополнительный цифроаналоговый преобразователь соединены с первым входом выходного множительного блока, подключенного вторым входом к выходу рсновного цифро-аналогового преобразователя, соединенного входами с выходами основного блока памяти, подключенного входами к выходам основного реверсивного счетчика и к группе входов временного селектора, соединенного вторым входом с вторым выходом дешифратора и. с вторым управляющим входом дополнительного коммутатора, а вторым выходом — с первым входом второго элемента И, подключенного вторим входом к третьему выходу де.шифратора, а выходом - к первому входу.элемента ИЛИ, соединенного вторым входом с первым выходом деши*ратора, а выходом - с третьим управляющим входом дополнительного коммутатора, причем четвертый выход дешйфратора подключен к сигнальному входу основного коммутатора и к третьему входу первого элемента И, а вторая группа входов блока сравнения кодов соединена с установочными входами разрядов основного реверсивного счетчика и с шиной ввода кода области задания функции.
Временной селектор содержит дешифратор, элемент И и триггер, прямой и инверсный выходы которого являются первьнл и вторым выходами временного селектора, а счетный вход подключен к выходу элемента И, соединенного первым входом с выходом дешифратора, входы которого являются группой входов временного селектора, а вход обнуления триггера и второй вход элемента И являются соответственно первым и вторым входами временного селектора.
Кроме того, .дополнительный коммутатор содержит два элемента И и триггер., 5 96299 установочный, счетный и обнуляющий входы которого являются соответственно первым, вторым и третьим управляющими входами дополнительного коммутатора, а прямой и инверсный выходы под-s ключены к первым входам соответственно первого и второго элементов И, выходы которых являются первым и вторым выходами дополнительного коммутатора, а вторые входы объединены и яв- I0 ляются сигнальным входом дополнительного коммутатора.
На фиг. 1 дана блок-схема функционального генератора; на фиг. 2-4— графики, поясняющие его принцип дей- 3% ст вия. ф нкциональный генератор (фиг, содержит дешифратор 1, подключенный первым выходом к первому управляющему . входу основного коммутатора 2, первый 20 и второй выходы которого соединены соответственно с суммирующим и вычитающим входами основного реверсивного счетчика 3. Счетчик 3 подключен выходами к первой группе входов блока 4 25 сравнения кодов, соединенного выходом с первым входом первого элемента И 5, второй вход которого подключен к третьему выходу коммутатора 2. Преобразователь 6 временных интервалов в по- 30 следовательность импульсов соединен опорным входом с шиной 7 опорной частоты, входом запуска — с шиной 8
"Пуск", установочными входами основного и дополнительного реверсивных счетчиков 3 и 9, первым входом временного селектора 1О, вторым управляющим входом коммутатора 2 и с первым управляющим входом дополнительного коммутатора 11, входом останова — с 40 выходом элемента И 5, а выходом — с сигнальным входом коммутатора 11. Коммутатор 11 подключен первым и вторым выходами соответственно к суммирующе-. му и вычитающему входу дополнительно- го реверсивного счетчика 9, соединенного выходами с входами дешифратора 1 и с группой входов сумматора 12.
Сумматор 12 подключен входом к первому выходу временного селектора 10, .0 а выходами — к входам дополнительного блока 13 памяти. Выходы блока 13 через дополнительный цифро-аналоговый преобразователь 14 соединены .с первым входом выходного множительного блока 15, Блок 15 подключен вторым вхоИ дом к выходу основного цифро-аналогового преобразователя 16, соединенного входами с выходами, основного блока 17
7 6 памяти. Блок 17. подключен входами к выходам реверсивного счетчика 3 и к группе входов временного селектора 10, соединенного вторым входом с вторым выходом дешифратора 1 и с вторым управляющим входом коммутатора 11, а вторым выходом — с первым входом втс рого элемента И 18. Злемент И 18 подключен вторым входом к третьему выходу дешифратора 1, а выходом - к первому входу элемента ИЛИ .19, соеди ненного вторым входом с первым выходом дешифратора, а выходом — с третьим управляющим входом коммутатора. 11.
Четвертый выход деши ратора 1 подключен к сигнальному входу коммутатора 2 и к третьему входу элемента И $ . Вторая группа входов блока 4 сравнения кодов соединена с установочными входами разрядов реверсивного счетчика 3 и с шиной 20 ввода. кода области задания функции.
Временной селектор 10 может быть выполнен, например, на дешифратора 21, элементе И 22 и триггере 23, прямой и инверсный выходы которого являются первым и вторым выходами селектора 10, а счетный вход подключен к выходу элемента И 22, соединенного первым вхором с выходом дешийратора 21. Входы дешибратора 21 являются группой входов селектора 10, а вход обнуления триггера 23 и второй вход элемента И 22 являются соответственно первым и вторым входами селектора 10.
Коммутатор 2 может быть выполнен на двух элементах И 24 и 25 и триггере 26, установочный и обнуляющий входы которого являются первым и вторым управляющими входами коммутатора 2, а прямой и инверсный выходы подключены к первым входам соответственно первого и второго элементов И 24 и 25. Выходы элементов И ?4 и 25 являются первым и вторым выходами коммутатора 2, а вторые входы элементов
И 24 и 25 объединены и являются сигнальным входом коммутатора 2, третьим выходом которого является прямой выход триггера 26.
Коммутатор 11 может быть также выполнен на двух элементах И 27 и 28 и триггере 29, установочный, счетный и обнуляющий входы которого яBflRIoTcR соответсвенно первым, вторым, и третьим управляющими входами коммутатора 11, а прямой и инверсный выходы подключены к первым входам элементов И 27 и ?8, Выходы элементов И 27
7 9629 и 28 являются первым и вторым выходами коммутатора 11, а вторые входы элементов И 77 и 28 обьединены и являются сигнальным входом коммутатора 11, Преобразователь 6 временных интервалов а последовательность импульсов может быть выполнен на триггере 30 и элементе И 31, первый вход и выход которого являются соответственно опорным входом и выходом преобразова-10 теля 6, а второй вход элемента И 31 подключен к выходу триггера 30, установочный и обнуляющий входы которого являются соответственно входами запуска и останова преобразователя 6. 15
Преобразователь 6 служит для преобразования интервалов времени, определяюцих состояние триггера 30, в поспедовательность тактовых импульсов опорной частоты, поступающих на преоб2а разоаатель 6 с шины 7. Коммутаторы 2 и 11 предназначены для управления режимами работы реверсивных счетчиков 3 и 9. Временной селектор 10 слу жит для определения временного интер- 25 вала, соответствующего длительности главного лепестка функции sin й/t.
Общий принцип действия Функционально о генератора основан на формировании двух независимых функций sint и 1/t 3а с некоторыми дополнениями и в последующем их перемножении, Коммутатор 11, счетчик 9, блок 13 памяти и преобразователь 14 выполняют главную роль фор1 мирования функции sin t, а коммутатор 2, счетчик 3, блок 17 памяти и преобразователь 16 выполняют главную
1 роль формирования функции 1/t
На Фиг. 2 изображен общий вид син-. тезируемого сигнала. Сигнал Формируется по частям, при этом на выходе преобразователя 14 формируется сигнал вида Фиг, 3, а на выходе преобразования 16 - сигнал вида фиг. 4. Как сле"
45 дует из графиков (фиг.3), на интервале О -д синтезируется функция вида
ып t, а на интервале Cl — Π— вида
s i и t/t (главный лепесток), при этом последовательность значений Функции
s in t на интервале Ъ вЂ” С записывается в двоичном коде в первые К ячейки блока 13 памяти, а последовательность значений Функции 5 пт/t на интервале д- О записывается в двоичном коде в последующие 3K/2 ячеики блока 13 па55 мяти. Огибающая сигнала, изобраиенно го на фиг. 4, на интервале о - ц представляет собой Функцию 1 f., а на ин97 8 тервале о -О 1меет постоянч<» значение, так как на этом интервале в сигнале (фиг, 3) формируется непосредст венно функция вида sint/t. Поэтому в ячейках блока 17 памяти (и — емкость блока 17) записывается последовательность значений функции 1/Ф, за исключением нулевой и первой ячеек, в которые записано максимально возможное значение, Следует отметить, что у функции (Фиг. 4), аппроксимирующей 1/, скачки осуществляются в моменты, соответствующие переходам через нуль функции, изображенной на фиг. 3, что позволяет уменьшить искажения и повысить точность формирования sin t/t. функциональный генератор работает следующим образом.
Стартовый импульс с шины 8 поступает на установочный вход счетчика 3, осуществляя запись в разряды счетчика 3 кода области задания функции с шины 20, соответствующего количеству формируемых боковых лепестков на периоде выходного сигнала Функционального генератора (количество боковых лепестков четное). Этот же стартовый импульс устанавливает триггер 26 коммутатора ? и триггер 23 селектора 10 в нулевое состояние, а триггер 29 коммутатора 11 и триггер 30 преобразователя 6 — в единичное состояние и осуществляет установку счетчика 9 в исходное состояние, равное K/2 (К - количество ячеек блока 13 памяти, в которые записана Функция sint).
При этом триггер 30 открывает эле-. мент И 31 и разрешает прохождение импульсоа,опорной частоты с шины 7
4ерез преобразователь 6 и коммутатор 11 на суммирующий вход счетчика 9.
Последовательное накопление кода в счетчике 9 вызывает последовательный опрос ячеек блока 13 памяти (выходной код сумматора 12 соответствует коду, поступающему на группу его входов, так как на входе сумматора 12, соединенном с выходом селектора 10, присутствует нулевой потенциал) . Когда на выходе счетчика 9 будет сформирован код, соответствующий адресу (К-1) -ой ячейки блока 13 памяти, на третьем выходе дешифратора 1 появляется импульс, который через элемент
И 18, на втором входе которого имеется единичный сигнал с второго выхода гелектора 10, и элемент ИПИ 19 пере(j 9629 клн>чаг. г григгер ?9 комму гатора l.
Вс леде т вие этого и мпуль (bl oflopHQH частоты начинают поступать на вычитающий вход счетчика 9. Код адреса на выходе счетчика 9 начинает последователь5 но уменьшаться, что приводит к последовательному опросу ячеек блока 13 памяти в .обратном направлении. При нулевом состоянии счетчика 9, соответствующем адресу нулевой ячейки 1о блока 13 памяти, на втором выходе дешифратора 1 появляется импульс, который переключает триггер 29 в единичное состояние, и весь цикл работы повторяется. !!ифровая информация о 15 значении сигнала считывается с последовательно опрашиваемых в прямом и обратном направлении ячеек блока 13 памяти и затем с помощью преобразователя 14 преобразуется в аналоговый go сигнал.
Одновременно с этим сигналом на выходе преобразователя 16 формируется сигнал, изображенный на фиг. 4. форми-25 рование данного сигнала осуществляется следующим образом. При переходе счетчика 9 через (К/2-1)-ое состояние на четвертом выходе дешифратора 1 образуется импульс, поступающий на зо сигнальный вход коммутатора 2. Так как стартовый импульс с шины 8 установил триггер 26 коммутатора 2 в нулевое состояние, то импульс с четвертого выхода дешифратора 1 поступает на вычитающий вход счетчика 3 на выходе которого адресный код уменьшится на единицу. Следовательно, изменится и номер опрашиваемой ячейки блока 17 памяти, а значит и двричная информа- 4 ция на выходе блока 17, которая с помощью преобразователя 16 преобразуется в. аналоговый сигнал. Последующие импульсы с четвертого выхода дешифратора 1 будут также уменьшать адресный код счетчика 3, что приводит к последовательному опросу ячеек блока 17
Памяти и т.д. Аналоговый сигнал на выходе преобразователя 16 будет нарастать до тех пор,. пока очередной
50 импульс с четвертого выхода дешифратора 1 не переведет счетчик 3 в единичное состояние, При этом на выходе дешифратора ?1 селектора 10 образуется единичный сигнал, поступающий на элемент И 22 селектора 10. Через некоторо время (соответствующее на фиг.3 точке () при очередном обнулении . счетчика 9 импульс со второго выхода
97 1О дешифратора через элемент И 22 селектора 10 переключит три г rep ? 3 этого селектора в единичное состояние.
При этом единичный сигнал с первого выхода селектора 10 поступит на сумматор 12, на вход его (1+1)-го двоичного разряда (1 =lоП ) . Это объясняется тем, что точка с!(фиг. 3 ) соответствует переходу на формирование главного лепестка выходного сигнала генератора, а (как указывалось выше) последовательность значений сигнала на интервале d-О записана в ячейки блока 13 памяти с номерами от
К-ой до (.>!!/2-1)-ой при длине последовательности в 3/2 К. Временной селектор 10 позволяет, не меняя режима работы счетчика 9, автоматически перейти на считывание ячеек блока 13 памяти, начиная с К-ой ячейки. Единственное отличие в работе счетчика 9 состоит н том, что его максимальное состояние при этом не (К-1)-оe, как было при формировании боковых лепестков функции, а(3К/2-1)-ое
Это достигается следующим образом, После того как триггер 23 селектора 10 перейдет в единичное состояние, нулевой сигнал с его инверсного выхода запретит прохождение очередного импульса с третьего выхода дешифратора 1 через элемент И 18. При этом счетчик 9 будет продолжать работать в режиме суммирования, пока не достигнет (3К/2-1)-ro состояния (точка О на фиг. 3). Тогда на первом выходе дешипратора 1 появится импульс, который через элемент ИЛИ 19 переключит триггер 29 коммутатора 11, переводя счетчик 9 в режим вычитания. Этот же импульс переведет триггер 26 коммутатора 2 в единичное состояние и счетчик 3 начнет работать в режиме суммирования, Момент о на фиг. 2-4 соответствует оси симметрии формируемого сигнала (для иллюстрации на фиг. 4 проставлены номера состояний счетчика 3у. При формировании правой части относительно оси симметрии выходного сигнала первый импульс с чет" вертого выхода дешифратора 1, соответствующий(! /7.- 1/ -ому состоянию счетчика 9, переведет счетчик 3 в единичное состояние. При этом на выходе дешиф атора 21 селектора 10 образуется единичный уровень, который позволит очередному импульсу со второго выхода дешифратора. 1 (соответствующего нуФормула изобретения
11 9629 левому состоянию счетчика 9 ) через элемент И 22 селектора 10 переключить триггер 23 этого селектора в нулевое состояние. Тогда с (1+1) -го разряда сумматора 12 снимется единичный сигнал и генератор перейдет к формированию боковых лепестков. С увеличением кода счетчика 3 номера опрашиваемых ячеек блока 17 памяти будут расти, а аналоговый сигнал на выходе преобра- 10 зователя 16 - уменьшаться по закону
1/4 до,момента времени, когда произойдет совпадение текущего кода счетчика 3 с кодом области задания, поступающим на блок 4 сравнения кодов с шины 20. При этом единичный уровень с выхода блока 4 поступает на первый вход элемента И 5, на втором входе которого присутствует единичный сигнал с третьего выхода коммутатора 2. Тогда при появлении импульса на четвертом выходе дешифратора 1 этот импульс проходит через элемент И g и поступает на вход Останова преобразователя 6, запрещая про- 25 хождение импульсов опорной частоты на счетчик 9. Этот момент соответст-> вует окончанию текущего периода формирования сигнала з1nt/t который образуется перемножением в блоке 15, зф аналоговых сигналов, поступающих на его входы с преобразователей !4 и 16
i при реализации функционального гене-. ратора множительный блок 15 может быть выполнен совместно с одним из преобразователей 14 или 16 в виде цифро-аналогового множительного блока).
Cравнение предлагаемого генератора с известным показывает, что предлагаемый генератор позволлет расширить область изменения аргумента при воспроизведении функции з1п1/t за счет . формирования боковых лепестков (в известном возможно воспроизведение только главного лепестка), причем коли- 4> чество воспроизводимых боковых лепестков может регулироваться. Указанные обстоятельства и определяют техникоэкономическую эффективность возможного применения функционального генера" тора.
1. Функционапьный генератор, содержащий цифро-аналоговый преобразователь, блок памяти, элементы И и дешифратор, подключенный первым выхо97 12 ом к первому управляющему входу ком утатора, первый и второй выходы которого соединены соответственно с суммирувщим и вычитающим входами реверсивного счетчика, подключенного выходами к первой группе входов блока сравнения кодов, соединенного выходом с первым входом первого элемента И, второй вход которого подключен к третьему выходу коммутатора, о т— л и ч а ю шийся тем, что, с целью расширения области изменения аргумента, в него дополнительно введены цифро-аналогоВый преобразователь, блок памяти, реверсивный счетчик, коммутатор, сумматор, временной селектор, элемент ИЛИ, выходной множительный блок и преобразователь временных интервалов в последовательность импульсов, соединенный опорным входом с шиной опорной частоты, входом запуска - с шиной "Пуск", установочными входами основного и дополнительного реверсивных счетчиков, первым входом временного селектора, вторым управляющим входом основного коммутатора и с первым управляющим входом дополнительного коммутатора, входом останова - с выходом первого элемента И, а выходом — с сигнальным входом дополнительного коммутатора, подключенного первым и вторым выходами соответственно к суммирующему и вычитающему входам дополнительного реверсивного счетчика, соединенного выходами с входами дешифратора и с группой входов сумматора, подключенного входом к первому выходу временного селектора, а выходами - к входам дополнительного блока памяти, выходы которого через дополнительный цифроаналоговый преобразователь соединены с первым входом выходного множительного блока, подключенного вторым входом к выходу основного цифро-аналогового преобразователя, соединенного входами с выходами основного блока памяти, подключенноro входами к выходам основного реверсивного счетчика и к группе входов временного селектора, соединенного вторым входом с вторым выходом дешифратора и с вторым управляющим входом дополнительного коммутатора, а вторым выходом - с первым входом второго элемента И, подключенного вторым входом к третьему выходу дешифратора, а выходом - к первому входу элемента ИЛИ, соединенНОГО BTQPblH ВхОДОм с пеРвым Bblxo4QM
13 96299 дешифратора, а выходом - с третьим упра вляющим входом дополнительно го комм татора, причем четвертый выход дешифратора подключен к сигнальному входу основного коммутатора и к тре- s тьему входу первого элемента И, а вторая группа входов блока сравнения кодов соединена с установочными входами разрядов основного. реверсивного счетчика и с шиной ввода кода области 10 задания функции.
2. Генератор по 1. 1, о т л и ч а ющ и Й с я тем, что временной селектор содержит дешифратор, элемент И и триггер, прямой и инверсный выходы котopo s го являются первым и вторым выходами временного селектора, а счетный вход подключен к выходу элемента И, соединенного первым входом с выходом дешифратора, входы которого являются груп" 2о пой входов временного селектора, а вход обнуления триггера и второй вход элемента И являются соответственно первым и вторым входами временного
I селектора. 25
7 14
3. Генератор по и. 1, о т л и ч аю шийся тем, что дополнительный коммусатор содержит два элемента И и триггер, установочный, счетный и обнуляющий входы которого являются со" ответственно первым, вторым и третьим управляющими входами дополнительного коммутатора, а прямой и инверсный выходы подключены к первым входам со" ответственно первого и второго элементов И, выходы которых являются первым и вторым выходами дополнительного коммутатора, а вторые входы объединены и являются сигнальным входом дополнительного коммутатора.
Источники информации, принятые во внимание при экспертизе
1. Авторское свидетельство СССР
8 451989, кл. Г 06 F 1/02, 1973.
2. Авторское свидетельство СССР 726542, кл. G 06 G 7/26, 1977 °
3. Авторское свидетельство СССР
H 389519, кл. G 06 Г 7/26, 1971 (прототип).
6 E Р 6
Заказ 7517/72 Тираж 731 Подпи сное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
11 035 Иосква. Ж- 5 Ра шская наб. . 4/5 ь 3 л д 8
Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4
Составитель И. 1. 1еминова
Ре акто Ю. Ковач Тех е А, Бабинец Корректор Н. Буряк