Устройство для вычисления обобщенной реализации

Устройство для вычисления обобщенной реализации

Иллюстрации

Показать все

Реферат

 

Союз Советских

Соцмапистических

Республик

ОП ИСАНИЕ изовевтюн ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ()963000 (6I ) Дополнительное к авт. свил-ву (22)Заявлено 16.06.80 (21) 2972179/18-24 с присоединением заявки №

f (23)Приоритет (5I )M. Кл.

G 06 6 7/52

3Ьоударстапнай комитет

СССР

00 делам изобретений и открытий

Опубликовано 30.09.82. Бюллетень № 36 (53) УД К 631. 3 (088. 8) Дата опубликования описания 30 .09 . 82 (72) Авторы изобретения

A. Е.Божко, И.Д.Пузько и В.И.Пермяков!

»

Институт проблем машиностроения АН Украинскс!й ССР -„.„ (7!) Заявитель (54 ) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ОБОБЩЕННОЙ

РЕАЛИЗАЦИИ

1о

20 ни 12).

Изобретение относится к вычисли- тельной технике и может быть использовано для стати сти ческой оЬраЬотки и вычисления моментов распределения, в частности для статистическо5 го синтеза реализаций случайных вибраций при испытании на вибронадежность машин и приЬоров.

Известно устройство для формирования выходных сигналов, пропорциональных среднем значению входных! 1)

Эти устройства представляют собой сложные структуры с применением алгебраических комбинаторов или катушек многоконтактных реле.

Наиболее близким к предлагаемому по технической сущности является устройство для определения среднего значения по множеству реализаций, которое состоит из аналого-цифрового преобразователя с входным коммутатором, вычислителя среднего значения, блока управления и выходного

2 запоминающего устройства с преобразователем, причем источники реали заций случайных процессов через коммутатор и аналого-цифровой преобразователь подключен к накапливающему вычислителю среднего значения, связанному через выходное запоминающее устройство с выходным преоб.разователем.

В данном устройстве по сигналу с блока управления происходит последовательное подключение аналого"цифрового преобразователя к последующим источникам (от до N) реализаций и ввод чисел-аналогов а (t) а„(t) и вычислитель среднего арифметического значения.

Вычислитель среднего арифметического производит суммирование поступающих в него чисел и деление полученной суммы на число. N источников реализаций, Указанная операция выполняется для ряда моментов време

3000 4

Цель изобретения - повышение точности формирования оЬобщенной реализации по ансамЬлю.

Поставленная цель достигается

-тем, что в устройство для вычисления обобщенной реализации, содержащее Ьлок памяти, выход которого сое динен с информационным входом блока регистрации, источник реализации, выходы которого подключены соответственно к разрядным входам коммутатора, выход которого соединен с информационным входом аналого-цифрового преобразователя, выход которого подключен к информационному входу первого вычислителя среднего значения, выход блока управления подключен к управляющим входам коммутатора, аналого-цифрового преобразователя, первого вычислителя среднего значе"ния, Ьлока регистрации и блока па мяти, введены второй вычислитель среднего значения, квадраторы, сумматоры, усредняющие фильтры, блок on. ределения знака произведения, ключ, функциональный преобразователь, выход которого подключен к информацион, ному входу ключа и первому входу первого сумматора непосредственно, а ,через первый усредняющий фильтр - со .вторым входом первого сумматора, выход которого соединен с первым информационным входом блока определе3 96

Однако известное устройство не формирует обобщенную реализацию, представляющую собой сумму среднего арифметического значения (математического ожидания) по ансамблю и среднеквадратичного отклонения с учетом знака в отдельные моменты . времени.

Формирование обобщенной реализации необходимо для воспроизведения на электродинамических вибрационных ст ендах э кс плуат ационных слу чайных вибраций.

Следует отметить, что формирование -реднего значения по множеству реализаций не отражает характера изменения каждой реализации множества, Указанное изменение может быть учтено формированием среднего отклонения от среднего значения, другими словами формированием среднеквадратич ного отклонения и учета этого отклонения при формировании среднего значения.

5 !

О

i5

55 ния знака произведения, второй информационный вход которого подключен к выходу второго сумматора, а выход блока определения знака произведения соединен с управляющим входом ключа, выход которого подключен к первому входу третьего сумматора, выход которого соединен с информационным входом цифро-аналогового преобразователя, выход которого через второй усредняющий фильтр соединен с

1 ! информационным входом блока памяти, первый вход второго сумматора соединен с выходом третьего усредняющего фильтра, второй вход третьего сумматора объединен со вторым входом второго сумматора, входами третьего усредняющего фильтра и первого квадратора и подключен к выходу первого вычислителя среднего значения, выход первого квадратора соединен с первым входом четвертого сумматора, выход которого подключен к информационному входу функционального преобразователя., выход аналого-цифрового преобразователя через второй квадратор подключен к информационному входу второго вычислителя среднего значения, выход которого соединен со вторым входом четвертого сумматора, уп равляющие входы цифро-аналогового пре преобразователя, Ьлока определения знака произведения, функционального преобразователя и второго вычислителя среднего значения объединены и подключены к выходу блока управления.

На чертеже приведена блок-схема предлагаемого устройства.

Устройство содержит источники 1„, 12,...1> и реализаций, коммутатор

2, аналого-цифровой преобразователь

3, квадраторы 4 и 5, вычислители 6 и 7 среднего значения, функциональный преобразователь 8, усредняющие фильтры 9-11, блок 12 определения знака произведения, сумматоры 13- 16 (реверсивный) ключ 17, цифро-аналоговый преобразователь 18, блок 19 памяти, блок 20 регистрации, блок

21 управления.

На выходе функционального преобразователя 8 формируется величина сигнала, равная среднеквадратичному отклонению процесса.

На одном входе блока 12 сигнап равен ьщ„(„)=,(„)-,и,;), () 963000 где ()) (t. i

>0

1$ го г$

3S

На другом равен G =O-(t„-)- („), () где

Выходы источников 1 реализаций подключены через коммутатор 2 ко вхо. ду аналого-цифрового преобразователя 3.

Выход аналого-цифрового npeobразователя 3 подключен ко входу вычислителя 6 среднего значения непо средственно, а ко входу вычислителя

7 среднего значения - через квадратор

4.. Выход вычислителя 7 среднего значения подключен к одному входу первого сумматора 13, к другому входу которого через квадратор 5 подключен выход вычислителя 6 среднего значения. го-цифровой преобразователь 3 ко второму источнику 1 реализаций, который формирует в вычислителях 6 и 7 числа а (С„) и 1аг (с„)1, соответственно.

Так происходит последовательное подключение аналого-цифрового преобразователя j к последую((зим источникам

SS

l, 1,...,1„, реализаций и ввод чисел-аналогов а,,(с„),..., а . (t. ),...

> ° ° ° > аП(С,() и их квадратов в вычислители

6 и 7 соответственно. мгновенное среднее значение процесса для момента времени

1 сглаженное (усредненное по времени) значение процесса. входе блока 12 сигнал где G (t.) — мгновенное значение среднеквадратичного отклонения процесса в момент t„; (3(t-) — усредненное значение

1 среднеквадратичного отклонения процесса.

На выходе блока 12 формируется знаковый сигнал () =pi(><»()>„(q;)-т,(+.„))(G(t;)-G(t;))}, { ) где s)gn — оператор знака, На выходе ключа 17, который является реверсивным, формируется величина

Выход сумматора 13 - подключен ко входу фун кционал ь ío ro преобразователя

8, выход которого подключен к одному входу сумматора 14 непосредственно, а к другому входу — через усредняющий фильтр 9. Выход сумматора 14 подключен к одномувходу блока 12, к другому входу которого подключен выход сумматора 15, к одному входу которого подключен выход вычислителя

6 среднего значения непосредственно, а к другому входу — через усредняющий фильтр 10.

Выход блока 12 подключен к управляющему входу ключа 17, к информационному входу которого подключен выход функционального преобразователя 8.

Выход ключа 17 подключен к одному входу сумматора 16, к другому входу которого подключен выход вычислителя 6 среднего значения. Выход сумматора 16 через последовательно соединенные цифро-аналоговый преобразователь 18 и усредняющий фильтр 11 подключен ко входу блока 19 памяти, выход которого подключен ко входу блока 20 регистрации, который по суще ст ву я вля ет ся бло ком пред ст а вле ни я информации.

Выход блока 21 управления соединен с управляющими входами коммутатора 2, аналого-цифрового преобразователя 3, вычислителей 6 и 7 среднего значения, блока 12, цифро-аналогового преобразователя 18, блока 19 и блока 20.

Уст рой ст во работает следующим образом.

Перед началом работы блок 21 управления выдает сигнал сброса, устанавливающий схему в исходное сос.тояние. При этом вход аналого-цифрового преобразователя 3 подключается ) через коммутатор 2 к первому источнику 1 реализаций. Аналого-цифровой преобразователь 3 преобразует аналоговую величину первой реализации в момент опроса t в число а„ (с ).

По сигналу с блока 21 управления число а„(с„) переписывается в вычислитель 6 среднего значения и после х возведения в квадрат 1а (с ) J переписывается в вычислитель 7.

Затем по сигналу с блока 21 управления коммутатор 2 подключает анало963000

Вычислители 6 и 7 производят суммирование поступающих чисел и деление суммы на число A (и - число источни" ков реализаций).

На выходе вычислителя 6 среднего значения формируется среднее значение m>(t ) no ансамЬлю реализаций для момента опроса t а на выходе вычислителя 7 формируется среднее значение квадрата m (tq} (второй 10 начальный момент) по ансамблю реали заций для момента опроса

По сигналу с блока 21 управления функциональный преобразователь 8 формирует на выходе величину сигна- 1$

1 ла ((„)=-/m („) („ }) представляющего собой среднеквадратичное от-. клонение по ансамблю реализаций для момента опроса

По сигналу блока 21 управления на выходе Ьлока 12 формируется сигнал, определяемый соотношением (3), т.е. учитывающий знак произведения отклонения среднего арифметического от его сглаженного значения и отклонегз ния среднеквадратичного значения от его сглаженного значения.

Выходной сигнал Ьлока 12 поступа-, ет на управляющий вход ключа 17, на выходе которого формируется сигнал, равный по величине сигналу на выходе функционального преобразователя 8, а его знак определяется сигналом на управляющем входе ключа 17 (совпадает по знаку со знаком сигна- ЭЗ ла на выходе Ьлока 12)., Таким образом, на выходе сумматора 16 формируется сигнал

40 где m (t ) — среднее значение для мо1 мента t< по множеству реализаций; б (t ) - среднее квадратичное от1 45 кло нени е для момента t по множеству реализаций, Полученное значение m (g ) для момента опроса переписывается по сигналу с блока 21 управления в блок 19 памяти. Через время Топ (периодичность опроса источников реализаций) анало. го-цифровой преобразователь 3 снова подключается к первому источнику 1„, В дал ьнейшем устрой ст Во работает аналогично.

В блоке 19 происходит накопление ряда значения вб() для моментов времени

По мере определения этих величин (или после окончания опроса источников реализаций) данные выводятся на блок 20 (например, самописец с цифроаналоговым преобразователем ), на коI тором формируется уточненная временная функция (t„) среднего арифметического значения по ансамблю реализаций.

Предлагаемое устройство позволяет повысить точность формирования ohobщенной реализации по ансамблю при воспроизведении на электродинамических виЬростендах эксплуатационных слу. чайных виЬраций, а значит повысит достоверность информации о вибропрочности, виброустойчивости и вибронадежности машин и агрегатов при проведении виЬроиспытаний.

Формула изоЬретения

Устройство для вычисления обобщенной реализации, содержащее Ьлок памяти, выход которого соединен с информационным входом Ьлока регистрации, источник реализации, выходы которого подключены соответственно к разрядным входам коммутатора, выход которого соединен с информационным входом аналого-цифрового преобразователя, выход которого подключен к информационному входу первого вычислителя среднего значения, выход блока управления подключен к управляющим входам коммутатора, аналого-цифрового преобразователя, первого вычислиI теля среднего значения, Ьлока регистрации и блока памяти, о т л и ч аю щ е е с я тем, что, с целью повы,шения точности, он содержит второй вы числител ь среднего з начения, квад раторы, сумматоры, усредняющие филь,тры, блок определения знака произве дения, ключ, функциональный преобразователь, выход которого подключен к информационному входу ключа и первому входу первого сумматора, непосредственно, а через первый усредняющий фильтр - со вторым входом первого сумматора, выход которого соединен с первым информационным входом блока определения знака произведения, второй информационный вход которого подключен к выходу второго сумматора, а выход блока определения знака произведения соединен с управляющим входом ключа, выход которого подключен

0 10 вателя через второй квадратор под 1 ключен к информационному входу второго вычислителя среднего значения. выход которого соединен со вторым входом четвертого сумматора, управляющие входы цифро-аналогового преобразователя, блока определения эна" ка произведения, функционального преобразователя и второго вычислителя среднего значения объединены и подключены к выходу блока управления.

9 96300 к первому входу третьего сумматора, выход которого соединен с информационным входом цифро-аналогового преобразователя, выход которого через второй усредняющий фильтр соединен с ин- 5 формационным входом Ьлока памяти, первый вход второго сумматора соединен с выходом третьего усредняющего фильт ра, второй вход трет ье ro сумматор а объединен со вторым входом второго 10 сумматора, входами трет ьего усредняющего фильтра и первого квадратора и подключен к выходу первого вычислителя среднего значения, выход первого ..квадратора соединен с первым входом четвертого сумматора, выход которого подключен к информационному входу функционального преобразователя, выход аналого-цифрового преоЬразоИсточники информации, принятые во внимание при экспертизе

1. Патент США М 3371200, кл. 235-193, опублик. 1975.

2. Авторское свидетельство СССР

O 268036, кп, 6 06 G 7/52, 1962.

963000

Составитель 3.Сечина

Редактор Ю.Ковач Техред А.Ач Корректор " Буряк Заказ 7517 72 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, N-35, Раушская,наб., д, 4/5 лиал ППП "Патент, г, Ужгород, ул. Проектная,