Устройство для обучения

Устройство для обучения

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических респубики

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Дата опубликования описания 02,10.82 (53)м. кл .

G 09 В 7/02

1ооударотоаииые комитет

СССР оо делом изооретеиий и открытий (53) УДи 681 . 3. .071(088.8) И.О. Божок, В, И. Корнейчук, Л.П. Иарковский B. S, йЪжатов и В. Н. Сдроко .l „, 1

Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОБУЧЕНИЯ

Изобретение относится к автоматике и вычислительной технике, в част" ности к техническим средствам обуче- ния, и может быть использовано в качестве устройства для ормирования учебных заданий по различным дисциплинам.

Известно устройства, содержащее связанные соответствующим образом пульт преподавателя, блок отсчета времени, блоки технических средств обучения, пульты обучаемых, блок определения средней оценки, задатчик времени, блок деления, блок перемножения, блок индикации, блок коррекции учебного процесса (1j.

Известно устройство, содержащее связанные соответствующим образом устройство управления, устройство анализа ответов, блок определения статис- 2о тики правильных ответов, блок выдачи рекомендаций, блок памяти, блок ввода устройства управления и анализов ответа, устройство определения очередности ответов, блок определения качества усвоения, блок оценки ожидаемых значений параметров,,блок определения последовательности обучения 1 2).

Недостатками известных устройств являются невысокие дидактические возможности, так как в процессе работы не учитывается структура изучаемого курса.

Наиболее блиаким к предлагаемому является устройство, содержащее связанные соответствующим образом блок ввода, регистры ответа и номера обучаемого, триггер готовности, первый, второй, третий, четвертый блоки памяти, блок: памяти заданий, первый и второй блоки элементов ИЛИ, первый и второй блоки элементов И, формирователь кодов, блок индикации, блок инверторов (3).

Устройство учитывает структуру курса, однако имеет ограниченные дидактические возможности, так как в процессе работы не учитываются данные об индивидуальном усвоении каждым обучаемым структурных единиц курса, не учитывается реальный ресурс времени на обучение.

Цель изобретения - расширение дидактических возможностей устройства за счет оптимизации формирования учебного задания с учетом данных о струк- !О туре учебного курса, важности структурных единиц курса, данных об индивидуальном усвоении каждым обучаемым структурных единиц курса, ресурс времени на обучение ° 15

Поставленная цель достигается тем что в устройство, содержащее последо вательно включенные первый инвертор, первый элемент ИЛИ, первый блок памяти, первый блок элементов ИЛИ и вто- zo рой блок памяти, последовательно соединенный блок авода учебной информации, третий блок памяти и первый блок элементов И, второй вход которого через второй инвертор подключен 25 к выходу первого элемента И, соединенному с первым входом второго элемента ИЛИ, последовательно включенные триггер, второй элемент И, второй блок элементов И и блок индика- щ ции, второй блок элементов ИЛИ, выход которого соединен с вторым входом второго блока памяти, выход которого через третий блок элементов И подключен к второму входу второго блока элементов И, четвертый блок памяти, первый вход которого соединен с вторым выходом блока ввода учебной информации, третий выход которого подключен к второму входу первого блока памяти, введены последовательно соединенные первый формирователь импульсов, четвертый блок элементов И, первый счетчик, пятый блок памяти, пятый блок элементов И и второй счет45 чик, последовательно включенные сумматор и регистр, последовательно соединенные второй формирователь импульсов, элемент задержки и третий счетчик, третий формирователь импуль сов, вход которого соединен с выходом третьего блока памяти, первый выход — с вторым входом второго weмента И, второй выход — с первым вхо. дом первого элемента И, второй вход которого подключен к BblxDlIY четвеотого блока элементов И, второй вход которого соединен с вторым выходом триггера, первый вход которого подключен ко второму выходу сумматора, третий выход которого соединен с вторым входом второго элемента ИЛИ, а второй вход - с выходом первого блока элементов И, третий вход которого подключен к второму выходу пятого блока элементов И, второй вход которого соединен с выходом четвертого блока памяти, второй вход которого подключен к первому выходу второго счетчика, второй выход которого соединен с третьим входом второго элемента ИЛИ, выход которого подключен к второму входу первого счетчика, четвертый счетчик, вход которого соединен с вторым выходом первого формирователя импульсов, первый выход - с вторым входом первого элемента ИЛИ, второй выход - с первым входом второго блока элементов ИЛИ, последовательно включенные пятый и шестой счетчики, вход пятого счетчика и второй вход шестого счетчика соединены с пе вым выходом трИггера, второй выход пятого счетчика подключен ко второму входу второго блока элементов ИЛИ, первый выход шестого счетчика соединен с вторым входом триггера, а второй выход - с вторым входом первого блока элементов ИЛИ, третьим входом второго блока элементов И и первым входом третьего блока элементов И, Второй вход которого подключен к выходу пятого блока памяти, третий

Вход - к выходу второго блока памяти, а выход - к второму входу третьего блока памяти, третий вход которого соединен с выходом третьего счетчика, второй вход которого подключен к выходу третьего блока памяти, выход элемента задержки соединен с входом первого инвертора, выход пятого элемента памяти подключен ко второму входу третьего блока элементов И, вход второго формирователя импульсов соединен с выходом второго блока памяти, вход первого формирователя импульсов подключен к выходу первого блока памяти, второй вход регистра соединен с четвертым выходом блока ввода учебной информации.

На чертеже изображена функциональная схема устройства для обучения.

Устройство содержит блок 1 ввода учебной информации, блок 2 памяти, блок 3 памяти, блок 4 памяти, регистр 5 (ресурса времени), формирователь 6 импульсов (фиксации нуля), блок 7 элементов ИЛИ, блок 8 элемен5 963063 6 тов И, счетчик 9, счетчик 10, блок 11 . Материалом и зависящими от неусвоенэпементов ИЛИ, элемент ИЛИ 12, блок 13 ного, По каждому такому номеру, попамяти, блок 14 элементов ИЛИ, ступающему через блок l4 на второй адб ок 15 элементов И формирователь 16 ресный вход блока 4, с выхода поимпульсов (фиксации нуля), элемент 17 5 следнего считывается в счетчи к 18 е жки счетчик 18 инвертор 19,,число неусвоенных предшествующих поблок 20 элементов И, формирователь 21 нятий. Если номер понятия, считанный импульсов (Фиксации нуля), элемент И 22, с блока 13, не равен нулю, то на отриггер 33,инвертор 24,элемент ИЛИ 25,,ратном выходе формирователя 16 сфооблок 26 памяти,. блок 27 элементов И, < мировывается сигнал единичного уров четчик 28, сумматор 29, счетчик 30, ня, который пройдя через элемент 7 счетчик 31, блок 32 элементов И, эле-: задержки, увеличит на единицу содержимент И 33, блок 34 индикации. мое счетчика 18, после чего оно за оси тся в блок 4 памя ти на место счиПе е началом работы устройства носится в блок 4 блоки 4 13 и 26 памяти заносится >> танного. Затем счетчи м д еред ,(нап име из центральной вычисли- ся адрес следуюц r щ г! ю его зависящего от. .не своенного понятия, и. способом, тельной машины) соответствующая ин- .неусвоенного по аналогичным описанному выше, произвоформация о структуре учебного курса.

В б оке 13 таким образом, хранится дится увеличение на единицу числа нейнфо ма ия о структуре учебного кур- 20 усвоенных пред у щ и е шеств ющих понятий, храо о в блоке 4 памяти, т.е. учет са в блоке 26 хранятся номера поня- нимого в блоке

У с в по я ке их неусвоенного на текуц|ем этапе контротий, составляющих курс в порядке их и оизво ится путем прибав" важности, т.е. по числу связей с дру ля понятия производится путем при ав" не своенных я и блок 4 содержит ин- : ления единицы к числу у гими понятиями, лок тв ю их понятий тех понятий, формацию о неусвоенных обучаемым по- 23 предшествующих пон которые связаны и следуют за неусвонятиях, причем структура этой инфорущ онятия поняти ации такова, что каждое понятие от- енньи енным на текущем этапе понятия и ем. Переполнение счетчика 10 или поносительно каждого обучаемого харак- е - Р

6 те изуется числом неусвоенных поня- явление нул евого ко а на выходе лоA тери тий связанных и предшествующих данно-$Q ка 13 памяти Ф р ру и о ми ет единичный сигм . включая и данное понятие. мал на выходе элеме элемента ИЛИ l2, по кому,.вл

Устройство работает следующим об- торому из первого блока о б ока 2 памяти выби- рается номер следующего, неусвоенноС блока I в блоки 2. и 3 и ре- го на текущем этапе контроля, йонятй3) (например, посредством сдвига), и оно гистр 5 вводится соответствующая ин- з Р учитывается аналогичным описанному формация.

В блок 2 заносятся номера неусво" BNUe образ м ° .гд Р

6 о Ко а номе а всех нео анным текущего эта" усвоенных на текущем этапе контроля енных понятий по данным текущего эт понятий исчерпаны, на выходах лоах блопа. контроля. В блок 3 заносятся номера, подлежащие о учению на пос

6 ю на последую- ка 2 памяти сформируется нулевои код, щем этапе, в регистр 5 засылается чис °

5 ае ся чис. и на выходе формирователя 6 сформируло понятий, которое может ыть усво" ж т быть усво" Ется сигнал единичного уровня, котопо опыту Рым через элемент И 8 зац|ищен счетено обучаемым (например, по опыту чик 9 и начинается цикл выбора оптипрошедших этапов обучения ) за время, Ъ мального учебного задания. Коды, сни-, отведенное на подготовку к последую- „мального уче на а есный вхо перви" др д лака и пе вий адресныи вход лака пе ви" др д блока 4 поступа" вательно поступают н др " д лака 26 памяти, с выхода которого ет из блока 1 номер обучаемого.

" инфо - зачитываются номера понятий в порядке

По окончании ввода исходнои инфорС " б 26 од их важности. Считанный с блока код маци ущ а ии ос ествляется цика учета репоступает через блок 14 элементов ИЛИ зультатов контроля. Номер неусвоенноL 6 27 о по ез льтатам текущего контроля ha адресный вход блока . и на лок е он сравнивается последовательно понятия через блок 7 поступает на пер- lAe OH cp о всеми номерами понятий, хранящимивыи адресный вход бл к 3 блока 13 памяти а Р . > ся в блоке 3, перебор которых осун в р" др на то ой адресный вход этого бло- СЯ в локе пере Р ществляется посредством счетчика 28. ка чер ка че ез блок 11 поступают коды с

В случае переполнения последнего, высчетчика 10, обеспечивая последовательдается сигнал, который через элено считывание с выхода блока 13 номе.; .Д ров понятий, связанных с неусвоенным мент. ИЛИ 25 поступает на счетный вход тельным считыванием с выхода блока 13 номеров понятий, связанных и следующих за (-ым, где = 1,2,..., n, а ю - число понятий курса. C выхода блока 4 считывается код числа, неусвоенных понятий, предшествующих

i-ому понятию, который поступает на формирователь 21, с обратного выход которого в случае, если код, снимаемый с блока lt, ненулевой, Формируется единичный сигнал, которым открывается блок 32.

Таким образом,, блок 32 оказывает" сл открытым, если на счетчике 31 зафиксирован номер неусвоенного понятия, предшествующего выбранному для изучения, В этом случае номер неусвоенного понятия с выходов счетчика 31 через открытый блок 32 поступает на блок 34. Цикл выдачи учебного задания продолжается до тех пор, пока для понятия. выбранного для изучения, не будут исчерпаны все неусвоенные предшествующие понятия. Оканчивается цикл выдачи учебного задания сигналом переполнения счетчика 31, которым триггер 23 устанавливается в нуль и продолжается прерванный цикл выбора оптима.пьного учебного задания, который оканчивается сигналом переполнения счетчика 9, когда исчерпаются все номера понятий, хранящиеся в блоке 3 или исчерпается ресурс времени.

Таким образом, в предлагаемом устройстве учебные задания формируются оптимальным образом с учетом структуры учебного курса, важности структурных единиц курса, данных об индивидуальном усвоении каждым обучаемым структурных единиц курса, ресурса времени, за счет чего достигается расширение дидактических возможностей по сравнению с известными устройствами. формула изобретения

Устройство для обучения, содержащее последовательно включенные первый инвертор, первый элемент ИЛИ, первый блок памяти, первый блок элементов

ИЛИ и второй блок памяти, последовательно соединенные блок ввода учебной информации, третий .блок памяти и первый блок элементов И, второй вход которого через второй инвертор подключен к выходу первого элемента И, соединенному с первым входом второго

I 963063 счетчика 9. Считанный из блока 4 код поступает на блок 20 элементов И и на формирователь 21 для фиксации нуля и, если считанный с блока 4 код является нулевым, единичный сигнал с выхода формирователя 21 через открытый элемент И 22 поступает через инвертор 24 на блок 20, а также через элемент ИЛИ 25 на счетный вход счетчика 9. 10

Таким образом, считанный из блока 26 номер понятил проверяется: состоит ли он в списке номеров понятия последующего этапа обучения и существуют для данного обучаемого неусвоенные понлтил, предшествующие выбранному из блока 26, При выполнении указанных условий блок 20 оказывается открытым и исло неусвоенных понятий, предшествующих считанному из блока 26 20 снимаемое с выходов блока 4 через открытый блок 20, поступает на первый вход сумматора 29, на второй вход которого подаетсл код из регистра

Если разность кодов отрицательна, то N сумматором 20 формируется сигнал, который через элемент ИЛИ 25 поступает на счетный вход счетчика 9, Если разность кодов .положительна, то ее код, снимаемый с выходов сумматора 29 зв заносится в регистр 5 и сумматором 29 формируется сигнал прерывания цикла выбора оптимального учебного задания, по которому начинается цикл выдачи учебного задания. Этот же сигнал, по" ступая на вход триггера 23 устанавливает его в единичное состояние.

Сигнал единочного уровня с прямого выхода триггера 23 запускает счетчики 30 и 31, причем счетным сигналом для счетчика 31 лвллется сигнал переполнения счетчика 30, и открывает элемент И 33. Нулевой сигнал с обратного выхода триггера 23 закрывает последовательно элементы И блока 8 и элемент И 22. Код с выходов счетчика 31 поступает через блок 7 на первый адресный вход блока ч. Код с выходов счетчика 30 подается через блок ll на второй адресный вход блока 13. В результате, с выхода блока 13 на первый вход блока 15 последовательно снимаются номера всех понятий, связанных с первым, вторым и т.д. понятием. На второ" вход блока 15 считывается номер. понятия из

>пока 26. При совпадении указанных

:одов блоком 15 выдается сигнал на лок 32. Одновременно с последова96306 элемента ИЛИ, последовательно включенные триггер, второй элемент И, второй блок элементов И и блок индикаЦии, второй блок элементов ИЛИ, выход которого соединен с вторым входом вто-З ого блока памяти, выход которого. че", ез третий блок элементов И подключен к второму входу второго блока элементов И, четвертый блок памяти, первый вход которого соединен с вто- 10 дым выходом блока ввода учебной информации, третий выход которого подключен ко второму входу первого блока

;памяти, о т л и ч а ю щ е е с я тем, j4To, с целью расширения дидактических 1 возможностей устройства за счет оптиМизации учебных заданий, в него

Ьведены последовательно соединенные

Первый формирователь импульсов, четЬертый блок элементов И, первый счет- 20 чик, пятый блок памяти, пятый блок

Ьлементов И и второй счетчик, последовательно включенные второй формирователь импульсов, элемент задержки,, и третий счетчик, третий формирователь, 2S импульсов, вход которого соединен выходом третьего блока памяти, пер»

Ьый выход - с вторым входом второго элемента И, второй выход - с первым входом первого элемента И, второй зв вход которого соединен с выходом чет

Ьертого блока элементов И, второй

Вход которого соединен с вторым выходом триггера, первый вход которого подключен к второму выходу сумматора," третий выход которого соединен с вто-! рым входом второго элемента ИЛИ, а

Ьторой вход - с выходом первого бло. ка элементов И, третий вход которого подключен к второму выходу пятого бло.40

ica элементов И, второй вход которого соединен с выходом четвертого блока памяти, второй вход которого подключен к первому выходу второго счетчи-

;ка, второй выход которого соединен с третьим входом второго элемента ИЛИ, выход которого подключен к второму

3 10

Ьходу первого счетчика, четвертый счетчик, вход которого соединен с вто рым выходом первого формирователя им; пульсов, первый выход " с вторым вхо-, дом первого элемента ИЛИ, второй. выход - c первым входом второго блока элементов ИЛИ, последовательно включенные пятый и шестой счетчики, вход: пятого счетчика и второй вход шестого счетчика соединены с первым выходом триггера, второй выход пятого счетчика подключен к второму входу второго блока элементов ИЛИ, первый выход шес- того счетчика соединен с вторым входом триггера, а второй выход - с вто" рым входом первого блока элементов ИЛИ,, третьим входом второго, блока элемен- " тов И и первым входом третьего блока элементов И, второй вход которого подключен к выходу пятого блока памяти, третий вход -. к выходу второго блока памяти, а выход - к второму входу третьего блока памяти, третий вход которого соединен с выходом третьего счетчика, второй вход которого подключен к выходу третьего блока памяти, выход элемента задержки соединен с входом первого инвертора, восход пятого элемента памяти подключен к второму входу третьего блока элементов И, вход второго формирователя импульсов соединен с выходом второго блока паМяти, вход первого формирователя им-; пульсов подключен к выходу первого блока .памяти, второй вход регистра соединен с четвертым выходом блока ввода учебной информации.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 354445, кл. G 09 В 7/04, 1970.

2. Авторское свидетельство СССР

11 517038, кл. G 09 В 7/04, 1974.

3. Авторское свидетельство СССР

ho заявке Н 2828170/18-24, kn. G 09 В 7/02, 1980 (прототип).

9б3аб3

Составитель A. Карпов

Редактор E. Лушникова Техреду И.Рейв,ес Корректор ° Гриценко акав 7523/75 Тираж 472 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Ж-35 - Раушская наб. д, 4/5

Л 2 2 А филиал ППП "Патент", г. Ужгород, ул. Проектная, 4