Логическое запоминающее устройство

Логическое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< 963099 (6l ) Дополнительное к авт. санд-ву (22) Заявлено 03.02.81 (21) 3243329/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 30.09.82. Бюллетень № 36

Дата опубликования описания 01.10.82 (51 ) М. Кл.

С11С15 00

Гаеудерстееие и комитет

СССР па делам изобретений и открытий (53) УДК 681.327 (088.8) (72) Авторы изобретения

Е. П. Балашов, А. Н. Жернак, В.А. Победнов и В. (7! ) Заявитель

Северо3ападный заочный политехнический и (54) ЛОГИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО!

Изобретение относится к запоминаю-: щим устройствам H.ìîæåò быть использовано в системах сложной логической обработки данных.

Известно логическое запоминающее

5 устройство, в которых логические операции реализуются за счет одновременного считывания из двух ячеек, содержащих операнды, и из третьей ячейки, содержащей константу, которой определяется выл полняемая логическая функция (13.

Недостаток данного устройства - низкое быстродействие при выполнении сложных логических операций.

Наиболее близким к предлагаемому я - 5 ляется логическое запоминающее устройство, содержащее накопитель с ччсловыми линейками на тороидальных ферритовых сердечниках с ПГК, прошитых разрядными . шинами записи и чтения и линейными ши- 2о нами записи и считывания, причем накопитель подключен к выходам разрядных формирователей записи и к входам усилителей считывания, выходы которых под2 ключены к тртп.герам регистра регенерации, выходы которых подключены к первой и второй группам элементов И, регистр слова, входы которого подключены к входам элементам ИЛИ, à выходы через раз рядные элементы И и ИЛИ вЂ” к разрядным формирователям записи, адресные элементы И, одни входы которых подключены к выходам дешифратора,.другие - к выходам элементов ИЛИ управления, а выходы - к адресным формирователям записи и считывания, элемент ИЛИ, входы которого подключены к соответствующим шинам управления, а выходы - к разрядным элементам И и к входам одного из элементов ИЛИ управления P2).

Недостатком известного устройства является низкое быстродействие при. выполнении операций нахождения совпадак щих элементов в массивах информации.

Цель изобретения — повышение быстродействия логического запоминающего устройства. одних из элементов И третьей группы и первые и вторые входы элементов ИЛИ третьей группы, входы сброса регистров слов являются входом сброса устройства, введены счетчик, адресные регистры, схемы сравнения, четвертая. группа элементов И, четвертая группа элементов

ИЛИ и мультиплексор адреса, причем первые входы первого элемента И четвертой группы и первого элемента ИЛИ четвертой группы подключены к первому выходу второго регистра. слова, а вторые входы — к второму выходу второго рес гистра слова, первые входы последующих элементов И четвертой группы соединены соответственно с выходами предшествующих элементов ИЛИ четвертой группы, а вторые входы — с соответствующими х выходами второго регистра слова, цер о вые входы последующих элементов ИЛИ четвертой группы подключены соответственно к выходам предыдущих элементов

И четвертой группы, а вторые входы — к соответствующим выходам второго регистра слова, выходы мультиплексора адреса подключены к входам дешифратора адреса, а входы соединены соответственно с выходами счетчика и одним из выходов адресных регистров, другие выходы

ЗО первого адресного регистра подключены к входам первой схемы сравнения, другие входы второго адресного регистра соединены с входами второй схемы сравнения, адресные входы счетчика являются адресными входами устройства, входы сброса и управляющие входы счетчика и адресных регистров являются другими входами сброса и другими управляющими входами устройства, выходы схем сравнения и выход последнего элемента ИЛИ четвер40 той группы являются индикаторными выходами устройства.

На фиг. 1 приведена функциональная схема предложенного устройства; HB фиг. 2 - пример пошагового нахождения

5 совпадающих столбцов массива информации, поясняющий работу устройства.

Предлагаемое устройство содержит (фиг. 1) накопитель 1 с числовыми линейками 2 на тороидальных сердечниках

3 963

Поставленная цель достигается тем, что в логическое запоминающее устройства, содержащее матрицу. запоминающих элементов, формирователи сигналов записи формирователи сигналов считывания, усилители считывания, регистры слова, дешифратор адреса, группы элементов ИЛИ, элемент ИЛИ и группы элементов И, причем выходы первого регистра слова соединены с первыми входами элементов И первой группы, выходы которых подключены,к первым и, вторым входам элементов ИЛИ первой группы, выходы которых соединены с входами первых фррмир вателей сигналов записи, выходы которых подключены к разрядным шинам записи матрицы, разрядные шины считывания к торой соединены с первыми входами усилителей считывания, вторые входы которы объединень и являются входом сброса устройства, а выходы подключены к входам второго регистра слова, выходы элэ ментов ИЛИ второй группы соединены с входами первого регистра слова, выход одного из элементов ИЛИ третьей группы подключен к первым входам одних из элементов И второй группы, выходы которых соединены с входами вторых формировате лей сигналов записи, выходы которых подключены к адресным шинам записи матрицы, первый вход элемента ИЛИ соединен с первым входом другого элемента ИЛИ третьей группы, выход которого подключен к первым входам других элементов И второй группы, выходы которых соединены с входами формирователей сигналов считы- вания, выходы которых подключены к адрес. ным шинам считывания матрицы, вторые входы элементов И второй группы соединены с выходами дешифратора адреса, выходы второго регистра слова подключены к первым входам элементов И третьей группы, выходы одних из которых соединены с первыми входами элементов ИЛИ второй группы, выходы других элементов И третьей группы подключены к третьим входам элементов ИЛИ первой группы, а вторые входы - к первому входу одного из элементов ИЛИ третьей группы, второй и третий входы которого соединены соответственно со вторыми входами одних из элементов И первой группы и выходом элемента ИЛИ и вторыми входами других элементов И первой группы, вторые входы элементов ИЛИ второй группы и выходы усилителей считывания являются информационными Входамн и Выхода ми устройства, одними из упраьляюших входов которого являются вторые входы

3 с прямоугольной петлей гестерезиса, пронизанных разрядными шинами 4 записи, разрядными шинами 5 .считывания, адресными шинами 6 записи и адресными шинами 7 считывания, первые формирова тели 8 сигналов записи, первую группу элемеНтов ИЛИ 9, первую группу элементов И 10, первый регистр 11 слова на триггерах 12, вход 13 сброса, вто99 6 слово Х (х,, ... x;, ... x< ), записанное на регистре ll и слово („, ... „.,". „),хранящееся в избранной числовой линейке 2 накопителя 1, причем x; - это

-ый разряд слова Х, записанный в

-ом триггере 12 регистра 11 слова, — это 1 -ый разряд слова У, хранящийся в i -ом сердечнике избранной чиоловой линейки 2 накопителя 1 . На счетчи ке 23 устанавливается код адреса, соответствуюшего числовой линейке 2 накопителя 1, из которой должна быть выбрана информация, относяшаяся к исходному массиву и подвергаюшаяся сравнению, а на регистрах 27 и 31, являющихся прямым и инверсным указателями стека, устанавливаются соответственно коды адреса числовых линеек 2 накопителя 1, в которых должны быть выполнены вспо могательные операции по поиску совпадающих столбцов массива информации, т.е в регистре 27 устанавливается адрес первой свободной числовой линейки 2, а в регистре 31 » адрес последней числовой линейки 2.

Операция нахождения совпадающих столбцов массива выполняется по шагам, причем на каждом шаге рассматривается массив, представляющий собой только часть исходного массива, в которой уже найдены совпадающие столбцы. К этой части массива присоединяется очередная строка и производится проверка равенства в ней значений разрядов, относящихся к этим совпадаюьцим столбцам массива.

На первом шаге (фиг. 26) определяются совпадающие столбцы в первой и второй строках массива, хранимых соответственно в первой и второй числовых линейках 2 накопителя 1 . Для этого выполняются четыре операции логического умно жения содержимого указанных выше чиоловых линеек накопителя 1. После каждой операции логического умножения определяется количество 1 в произведениях, и если количество l не менее двух, то происходит запись результата произведений в свободные числовые линейки стека памяти, поскольку количество 1 в каж. дом из произведений равно количеству совпадающих столбцов. причем 1 стоят в разрядах, соответствующих этим столбILBM.

На втором шаге (фиг. 2в) определяют ся совпадающие столбцы в первых трех строках массива. Для этого содержимое числовых линеек стека памяти, полученное на предыдущем шаге, логически умно. жается на прямое и инверсное значение

5 МЙО рую группу элементов ИЛИ 14 с информационными входами 15 устройства, эле мент ИЛИ 16, входы 17 — 21 управления, третью группу элементов ИЛИ 22 счетчик

23 с входами сброса 24 и управления 25 5 и адресными входами 26, первый адреоный регистр.27 с входами 28 и 29 управления, предназначенный для хране ния прямого кода адреса, первую схему

30 сравнения, второй адресный регистр 10

31, предназначенный для хранения инверсного кода адреса, с входами 32 и

- 33 управления и входом 84 сброса, вто-. руго схему 35 сравнения, мультиплексор

36 адреса, дешифратор 37 адреса, вторую !5 группу элементов И 38, вторые формирователи 39 сигналов записи, формирс ватели 40 сигналов считывания, усилители 41 считывания с входом 42 стробирования, второй регистр 43 слова на z0 триггерах 44, предназначенный для регенерации информации в устройстве, с входом 45 сброса, одни из элементов И 46 третьей группы, третью группу элементов ИЛИ 47 и другие элементы 48. треть 25 ей группы с управляющими входами 49 и четвертую группу элементов И 50.

На фиг. 1 обозначены информапионные

51 и индикаторные 52 - 54 выходы устройства. 30

На фиг. 2 приведен пример пошагового нахождения совпадающих столбцов массива информации, имеюшего шесть столбцов и записанного в первых пяти числовых линейках накопителя l. Четыре последующие

5 числовые линейки накопителя 1 являются стеком. На фиг. 2 показан пример совпадения первого и третьего столбов массива информации, а также совпадения второго, пятого и шестого столбцов; на фиг. 2аисходный массив информации, на фиг. 26д - последовательные шаги поиска совпадающих столбцов.

Емкость накопителя 1 равна N .+Э/4 и (где n — число разрядов, и — количество числовых линеек, необходимых для хранения обрабатываемого массива информации).

В процессе функционирования устройства И числовых линеек 2 накопителя 1 используются для хранения результатов

50 обработки массива. В дальнейшем эти числовые линейки называются стеком.

Устройство работает следующим образом.

В предлагаемом устройстве выполнение элементарных логических операций (дизь55 юнкции, коныонкции, запрета и других) производится так; же, как и s известном.

При этом операндами являются: некоторое

9630 содержимого третьей числовой линейки 2 . накопителя 1. Определяется количество

"l в каждом из результатов произведи иий и если количество 1 не менее двух, То происходит GBIIHcb результатов в стек памяти на места значений, полученных на предыдущем шаге.

Процесс повторяется до тех пор, пока содержимое стека памяти, полученное на (М -2)-ом шаге, не будет логически 16 умножено на прямое и инверсное значение содержимого Н -ой числовой линейки 2 накопителя 1. Произведения, содержащие не менее двух "1, записанных в стеке памяти, указывают совпадающие столбцы, д

Каждой группе совпадающих столбцов, если -аковая имеется, соответствует нулевое значение числовой линейки 2 накопителя 1.

Первый шаг вышеизложенного алгорит- о ма нахождения совпадающих столбцов массива ичформации наполняется за двадцать один - двадцать пять тактов.

Первый шаг состоит из следующих тактов. 25

П е р в и и т а к т. Считывание слова, записанного по адресу, установленному на счетчике 23 на регистр 4.3.

Дпя этого подается на вход 20 сигнал управления, поступающий через элемент

ИЛИ 22 и элемент И 38, второй вход которого связан с возбужденным выходом дешифратора 37, на запуск формирователя 40, соответствующего коду, установленному на счетчике 23. Под действием полного адресного тока происходит пере35 кпючение. в нулевое состояние тех сер дечников 3 соответствующей числовой линейки 2 накопителя 1, которые находились в состоянии "1, а на соответствующих

40 разрядных шинах 5 наводятся выходные сигналы, которые при подаче сигнала на вход 42 через vcaapIeJIH 41 поступают на вход установки в "l" триггеров 44 регистра 43.

В результате выполнения первого такта в регистр 43 заносится первое слово массива, записанное в числовой линейке

2 накопителя 1. В дальнейшем для удобства описания работы устройства значение

j -го слова будем обозначать через

50 х («, ...,x j, ..., Xj. „pge хp

1 -ый разряд слова; Х. - разрядность слов, З - целое число.

В т о р о и т а..ê т. Пересылка содержимого регистра 43 на регистр 11.

Сигнал подается на вход 49, в резуль тате через те элементы И 48; входы которых связаны с единнчщ ми выходами

9é 8 триггеров 44, находящихся в состоянии

1, и через элементы ИЛИ 14, сигналы поступают на входы установки в единичное состояние соответствующих триггеров

l 2 регистра 1 1 .

Т р е т и и т а к т. Восстановление слова.

Сигнал подается на вход 19, поступающий через те элементы И 46, входы которых связаны с выходами триггеров 44, находящихся в состоянии "1, и далее через соответствующие элементы ИЛИ 9 на запуск формирователей 8. Одновременно через элемент ИЛИ 22 и элемент И 38 происходит запуск формирователя 39, соответствующего первой числовой линейке

2 накопителя 1, из которой в целом такте шага было считано слово X„ При этом .те сердечники 3 первой числовой линейки 2, на которые воздействуют адресные и разрядные полутоки, переключаются в состояние "1

В результате в первой числовой линейке 2 накопителя 1 восстановлено слово Х„

Ч е т в е р т ы и т а к т. Очистка регистра 43 и увеличение на единицу кода, записанного на счетчике 23.

Управляющий сигнал подается на вход

45 сброса, поступающий на входы установки в "0" триггеров 44. Одновременно подается сигнал на вход 25, прибавляющий единицу к содержимому счетчика 23.

В Ррезультате четырех тактов первого шага на регистре ll записано первое слово массива, а на счетчике 23 установлен код, соответствующий следующей числовой линейке 2 накопителя 1, в которой хранится второе слово массива.

П я т ы Й т а к т . Запись слова Х в стек.

Сигнал подается на вход 17, поступающий через элемент ИЛИ 16 и через те элементы И 10, входы которых связаны с прямыми выходами триггеров 12 регистра 11, находящихся в состоянии "1 (на регистре 11 в этот момент записано слово X< ), и через элементы ИЛИ 9 нв запуск соответствующих формирователей

8. Одновременно сигнал поступает через элемент ИЛИ 22 и элемент И 38, второй вход которого связан с возбужденным выхоцом дешифратора 37, на запуск формирователя 39, соответствующего коду, установленному на регистре 27. Под действием адресного и разрядного полутоков происходит переключение в единичное состояние сердечников 3 тех разрядов числовой линейки 2 (принадлежащей сте

Таким образом, в результате выпол нения двенадпати тактов на регистре 12 записано второе слово массива Х, а на счетчике 23 установлен код, соответствующий следующей числовой линейке 2 накопителя 1, в которой хранится третье слово массива.

Тринадпатый такт.Выполнение поразрядной логической операции.

Сигнал подается на вход 21, в реэул тате чего на шинах 5 считывания тех разрядов числовой линейки 2, код адреса которой установлен на регистре 27, появляются выходные сигналы, которые при подаче сигнала на вход 42 через усилители 41 поступают на единичные входы соответствующих триггеров 44, а сердечники 3 числовой лийейки 2 накопителя 1 оказываются в состоянии Х ..- Х „В результате выполнения этого такта в регистре 43 записано слово У,рх. ° .

В числовой линейке 2 накопителя 1, код адреса которой устайовлен на регистре 27, з но слово У12=Х1 Х>

Четырнадцатый такт.

Анализ слова

Для этого производится анализ сигнала на выходе 52. Единичный сигнал на вы-., ходе 52 появляется только при наличии в коде слова У, установленного на региотре 43, более одного единичного разряда.

Дальнейшее выполнение первого шага зависит от результата, полученного в данном такте.

В этом случае, если на выходе 52 появляется единичный сигнал, выполняется запись слова У<< в стек, для чего сиг нал подается на вход 1 7, в результате, в числовой линейке 2, код адреса кото- рой установлен на регистре 31, записывается слово У< затем очистка регист» ра 43 и уменьшение на единицу кода, записанного на регистре 31, для чего подается управляющий сигнал на вход

45, поступающий на входы установки в

О» триггеров 44 регистра 43. Одновре менно подается сигнал на вход 33, вы, читающий единипу из содержимого регистра 41.

Одиннадцатый такт.

Восстановление слова Х1 (аналогично третьему т.акту}.

Сигнал подается на вход 19, в результате чего во второй числовой линейке 2 накопителя 1 восстанавливается слово Х

Д в е н а д ц а т ы и т а к т. Очщ - тка регистра 43 и увеличение на единицу кода, записанного на счетчике 23 (аналогично четвертому такту шага).

9 0630 ку памяти), триггеры 12 которых saxoдятся в состоянии 1".

Ш е с т о и т а.к т. Увеличение на единицу кода, записанного на регистре 27.

Сигнал подается на вход 28, прибавляющий единицу к содержимому регист» ра 27.

С е д ь м о и т а к т. Запись слова

Х„в стек.

Сигнал подеется на вход 18, поступаю.1о щих через те элементы И 10, входы которых связаны с инверсными выходами триггеров 12, находящихся в состоянии

0 (на регистре 11 в этот момент за,писано слово Х,, ) и через элементы >S

ИЛИ 9 на запуск соответствующих формирователей 9. Одновременно сигнал про-. ходит через элемент ИЛИ 22 и элемент )

И 38, второй вход которого связан с возбужденным выходом дешифратора 37, на запуск формирователя 39, соответствующего коду, установленному на регистре

27. Происходит переключение в единичное состояние сердечников 3 тех разрядов числовой линейки 2, триггеры 12 которых находятся в состоянии 1".

В о с ь м о и т а к т. Очистка регистра 11.

Управляющий сигнал подается на вход

13 сброса, поступающий на входы установки в 0 триггеров 12 регистра 11.

Таким образом, в результате выполнения восьми тактов первого шага, в первых двух числовых линейках 2 накопите ля 1 записываются.слова Х и Х. соот»

1 3$ ветственно.

Д е в я т ы и т а к т. Считывание слова .Х .

Сигнал подается на вход 20, в резуль тате чего на регистре 43 записывается слово Х2 (аналогично первому такту пер= вого шага).

Д е с я т ы и т а к т. Пересылка слова Х1 из регистра 43 на регистр 11.

Сигнал подается на вход 49,в резуль

4S тате чего из регистра 43 на регистр 11 передается слово Х (аналогично второму такту) .

В результате в последней числовой линейке 2 стека записано слово Ч а на регистре 31 установлен код, соответ ствующий последней свободной числовой линейке 2 стека. Если на выходе 52 нет единичного сигнала, выполняется пятнадцатый такт.

П я т н а д ц а т ы и т а к т. Считывание слова У11.

11 96309

Сигнал подается на вход 20, в результате на регистре 43 записывается слово Х11, Фре 43 записывается слово Xqj"

Шестнадцатый такт.

Анализ слова V«и уменьшение на единицу кода, записанного в регистре 27.

Для этого производится анализ сигнала на выходе 52. Единичный сигнал на выходе 52 появляется только при наличии в коде слова, установленного на ре- 10 гистре 43, более одного единичного разряд& °

Одновременно подается сигнал на вход

29, вычитающий единицу из содержимого регистра 27. В результате на регистре -.. t5

43 записано слово У >, в котором определено количество единиц (более одной или .или нет), а на регистре 27 установлен код, соответствующий первой числовой линейке 2 стека. 20

Дальнейшее выполнение первого шага зависит от результата, полученного в данном такте.

В том случае, если на выходе 52 пс является единичный сигнал, выполняется запись слова У<> в стек, очистка регистра 43 и измерение на минус единицу кода адреса в регистре 31 (аналогично четырнадцатому такту}.

В результате в последней числовой ли-30 нейке 2 стека записано слово У =Х .Х1, а на регистре 31 установлен адрес последней числовой линейки 2 стека.

Если на выходе 50,присутствует нуле. вой сигнал, то выполняется семнадцатый

3S такт: выполнение поразрядной логической операции .

Для этого подается сигнал на вход 21, в результате чего на разрядных шинах 5 тех. разрядов числовой линейки 2, код— адреса которой установлен на регистре

27, появляются выходные сигналы, которые при подаче сигнала на вход 42 через усилители 41 поступают на единичные входы соответствующих триггеров 44, 45

В результате на регистре 43 записаХ., = Х . Х, В о се мнадцатыйтакт.

Анализ слова Х .

Единичный сигнал на выходе 52 появляется только при наличии в коде слова

S0 Y, более одного единичного разряда.

Дальнейшее выполнение первого шага зависит от результата, полученного в данном такте.

В том случае, если на выходе 52 появляется единичный сигнал, выполняется запись слова g<> в стек и очистка регистра 43 (аналогично четырнадцатому

9 12 такту). В результате в последней свободной числовой линейке 2 записывается слово У (фиг. 2б), а на регистре 31 устанавливается адрес последней свободной числовой линейки 2 стека.

Если на выходе 52 есть нулевой сигнал, то выполняется девятнадцатый такт: считывание слова У, на регистр 43 (аналогично первому такту).

Д в а д ц а т ы и т а к т. Анализ считанного слова У1< выполняется аналогично четырнадцатому такту. В результате на регистре 43 записано слово, в котором определено количество единиц.

Дальнейшее выполнение первого шага зависит от результата анализа: если на выходе 52 имеется единичный сигнал, то выполняются запись слова в последнюю свободную линейку 2 стека и очистка регистра 43-(аналогично четырнадцато му такту).

Если на выходе 52 нулевой сигнал, то выполняется такт двадцать первый: анализ кода, записанного на регистре 31.

Для этого производится анализ сигнала на выходе 54 схемы 35 сравнения, где появляется единичный сигнал только в том случае, если код, установленный на регистре 31 в исходном состоянии, остался без изменений (для этого на схему 35 сравнения поступает значение этого кода}.

Состояние стека накопителя 1, получающееся в результате выполнения первого шага при обработке исходного массива изображено на фиг. 26.

В том случае, если на выходе 54 по окончании первого шага находится нулевой сигнал, свидетельствующий об отсутствии записи информации в стек, операция поиска совпадающих столбцов массива заканчивается, так как таких столбцов нет.

Второй и последующие шаги алгоритма функционирования устройства состоят из следующих десяти тактов (причем на j -ом шаге обра.батывается (3 + 1 )-ое слово исходного массива.

Увеличение на единицу кода, записанного на счетчике 23, для чего подается сигнал на вход 25.

Считывание слова Х (j +l), записанного по адресу, установленному на счетчике 23, на регистр 43, для чего подается сигнал,на вход 20., пересылка слова Х (j +l) из регистра 43 на регистр ll для чего подается сигнал на вход 49.

Восстановление слова Х (+1) в числовой линейке 2 накопителя 1, для

99 14

13 МЗО этого подается сигнал на вход 19 управ ления.

Очистка регистра 43 выполняется аналогично описанному выше. В результате выполнения этих четырех тактов на регистре ll записано (j +1)-ое слово массива.

Выполнение поразрядной логической операции У< >т .Х -+„> (где п - номер шага). Для этого подается сигнал на вход10

21, в результате чего на регистре 43 записано слово Y($ 1 п Х<.,„), а в стеке в той числовой линейке 2 наполнителя 1, код адреса которой установлен на регистре 31 для шага с четным, номером или 13 на регистре 27 для шага с нечетным номером, записано слово Y>l .+Il=Yj „ щ" Мд,Äl

3 3

Анализ слова Y m.

3 j

Для этого производится анализ сигнала на выходе 52. Единичный сигнал на вы-. 2О ходе 52 появляется только при наличии в коде слова Y>m, установленного на регистре 43 более одного единичного разряда»

Дальнейшее выполнение шага зависит 2S от результата анализа. В том случае, если на выходе 52 появляется единичный сигнал, выполняется запись слова Y m. в стек и очистка регистра 43.

Одновременно подается сигнал на вход зО

28, прибавляющий единицу к содержимому регистра 27 или подается сигнал на вход 33, вычитающий единицу из содержимого регистра 31 в зависимости от выполняемого шага. Если на выходе 52 нет

3S единичного сигнала, то выполняется считывание спова Y m.

Для этого йодается сигнал на вход 20, ;в результате чего на регистр 42 записано слово, код адреса которого установлен на !

О регистре 31 (или на регистре 27).

Подсчет количества единиц в слове 1 (п <) и увеличение на единицу кода, записанного в регистре 31 (ииверсном указателе стека), или уменьшение на еди

IS нипу кода, записанного в прямом указателе стека - регистре 27.

Для этого производится анализ сигнала на выходе 52, единичный сигнал на котором появляется только при наличии в коде слова, установленного на регистре

43, более одного единичного разряда.

Одновременно подается сигнал на вход 32, прибавляюший единицу к содержимому регистра 31, или подается сигнал на вход 29, уменьшаюший на единицу содержимое регистра 27.

Дальнейшее выполнеиие шага зависит от результата, полученного в данном такте. Если на выходе 52 появляется ециничный сигнал, выполняется запись слова в стек н очистка регистра 43.

Одновременно подается сигнал на вход

28, прибавляющий единипу к содержимому регистра 27, я и подается сигнал на вход 33, вычитаюший единипу из содержимого регистра 31. Если на выходе 52 находится нулевой сигнал, то анализ оконм чания и -го шага.

Для этого анализируется сигнал на выходе 54 (или на выходе 53), который является единичным только в том случае, если код адреса в регистре 31 (или в регистре 27} совпадает с кодом, на единицу большим (илй меньш ж) адреса, установленного в исходном состоянии.

При этом на схему 35 сравнения (или схему 30 сравнения) поступают соответственно коды адреса верхней (нижней) границы стека. Если на выходе 54 (ипи на выходе 53) находится нулевой сигнал, то выполняется логическая операция умножения слов как описано выше. Одновремен- . но содержимое регистра 27 увеличивается на единицу (или код в регистре 31 уменьшается на единицу).

Если на выходе 54 (или на выходе 53) появляется единичный сигнал, то содерки-. мое регистра 31 (ипи регистра 27) возвращается к исходному значению и выполняется анализ на наличие совпадаюших столбцов в массиве.

Для этого производится анализ выходного сигнала схемы сравнения 30 (ипи анализ выходного сигнала схемы сравне> ния 35). Единичный сигнал появляется на выходе 53 и 54 только в том случае. если код, установленный на регистре 27 (или на регистре 31} совпадает с кодом, который был установлен на нем в исходном состоянии»

Если на выходе 53 (или на выходе 54) появляется нулевой сигнал, свидетельсв вукмций об отсутствии записи информации встеке,операция поиска совпадающихстолбков массива заканчивается так как таких . столбцов нет. Если на выходе 53 или 54 есть единичный сигнал, то выполняется анализ окончания просмотра массива.

Для этого анализируется признак окончания просмотра всего массива, вырабатываемый в блоке управления ycr ройством (не показанном). Признак окончания просмотра всего массива станови1 ся равным единице в том случае, когда код, установленный на счетчике 23, ра« вен адресу последнего слова массива.

Если признак окончания просмотра маьсива равен нулю, то осуществляется пе- реход к первому такту очередного шага.

Если признак окончания просмотра массива равен единице, то операция поиска совпадающих столбцов массива закончена. При этом записанные в стеке слова соответствуют группам совпадающих столбцов, номера которых равны номерам единичных разрядов в кодах записанных в стеке слов), а количество слов в стеке равно количеству совпадающих столбцов.

Например, два слова, записанных в стеке {фиг. 2д), говорят о наличии в массиве двух совпадающих групп столбцов: первого и третьего столбцов и второго, пятого и шестого столбцов. Поскольку запись обрабатываемого массива в накопитель может осуществляться как по строкам, так и по столбцам. Операция 20 нахождения совпадающих строк массива эквивалентна операции нахождения совпадающих столбцов этого же массива.

Технико-экономическое преимушество предлагаемого устройства заключается в 25 том, что оно обеспечивает по сравнению с известным повышение быстродействия при выполнении операции нахождения совпадающих элементов (столбцов или строк) массива информации, в два раза. ЗО

Логическое запоминающее устройство, содержащее матрипу запоминающих элементов, формирователи сигналов записи, формирователи сигналов считывания, усилители считывания, регистры слова, дешифратор адреса, группы элементов ИЛИ, 4О элемент ИЛИ и группы элементов И, причем выходы первого регистра слова соединены с первыми входами элементов И первой группы, выходы которых подключены к первым и вторым входам элементов ИЛИ первой группы; выходы которых соединены с входамн первых формирователей сигналов записи, выходы которых подключены к разрядным шинам записи матрицы, разрядные шины считы5Î вания которой соединены с первыми входами усилителей считывания, вторые входы которых объединены и являются входом сбюоса чстРойства, а выходы подключены к входам второго регистра слс 55 ва, выходы элементов ИЛИ.второй группы соединены с входами первого регистра слова, выход одного из элементов ИЛИ третьей группы подключен к первым вхоФормула из обре гения

06М99

16 дам одних из элементов И второй группы, выходы которых соединены с входами вторых формирователей сигналов записи, выходы которых подключены к адресным шинам записи матрицы, первый вход элемента ИЛИ соединен с первым входом другого элемента ИЛИ третьей группы, выход которого подключен к первым входам других элементов И второй группы, выходы которых соединены с входами формирователей сигналов считывания, вы» ходы которых подключены к адресным шинам считывания матрицы, вторые входы элементов И второй группы соединены с выходами дешифратора адреса, выходы второго регистра слова подключены к первым входам элементов И третьей группы, выходы одних из которых соединены с первыми входами элементов ИЛИ втоВ рой группы, выходы других элементов И третьей группы подключены к третьим входам элементов ИЛИ первой группы, а вторые входы — к первому входу одного из элементов ИЛИ третьей группы, второй и третий входы которого соединены соответственно со вторыми входами одних из элементов И первой группы и выходом элемента ИЛИ и вторыми входами других элементов И первой группы, вторые входы .элементов ИЛИ второй группы и выходы усилителей считывания являются информационными входами и выходами устройства, одними из управляющих входов которого являются вторые входы одних из элементов И третьей груп пы и первые и вторые входы элементов

ИЛИ третьей группы, входы сброса регистров слов являются входом сброса устройства, î т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит счетчик, адресные регистры, схемы сравнения, четвеу ую группу элементов И, четвертую группу элементов ИЛИ и мультиплексор адреса, причем первые входы первого элемента И; четвертой группы и первого элемента ИЛИ четвертой группы подключены к первому выходу второго регистра слова, а вторые входы — ко второму выходу второго регистра слова, первые входы последующих элементов И четвертой группы соединены соответственно с выходами предшествующих элементов ИЛИ четвертой группы, а вторые входы - с соответствующими выходами второго регистра слова, первые входы последующих элементов ИЛИ четвертой группы подключены соответственно к выходам предыдущих элементов И четвертой группы, а вторые входы — к

17 О630ОО l8 соответствующим выходам второго регис - ных регистров являются другими входами тра слова, выходы мультиплексора адреса сброса и другими управляющими входами . подключены к входам дешифратора адре- устройства, выходы схем сравнения и выса, a sxomr соединены соответственно с выходами счетчика и одним кз выходов g группы являются индикаторными выходаадресных регистров, другие выходы пер- ми устройства. вого адресного регистра подключены к входам первой схемы сравнения, другие принятые во внимание при экспертизе входы второго адресного регистра соеди- 1. Лвторское свидетельство СССР иены с входами второй схемы сравнения, tO ¹ 253143, кл. С, 11 С 11/02, 1968.

С адресные входы счетчика являются ад- 2. Авторское свидетельство СС P ресными входами устройства, входы c6po» № 428450, кл. С 11 С 15/00, 1972 са и управляющие входы счетчика и адрес (прототип).

Стек

10/ООО

070fgf

1О ООО

1 ОО f f

Yoi = oooooo o у„ у @ оуооrr у оооо у у . = 10 100 О = 000 О

iYz Ф б

Уяг

0 00

mew

Ую

ОО1 1

Qu_#_ 8

Составитель Т. Зайцева

Редактор Л. Пчелинская Техред И.Гайду Корректор Е.Рошко

Заказ 7526/77 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Ху 1 gf 000

8z 0100f1

O 0100f1

1fuf f

У 101100

ZÐ,= 000100

Х Хг=uf 0011

g ф= 10100О

Х Хг 0 0 0

1 г

Уу.j = u 00 0 у, = и1Оа 11

y . .„= 000 000 10 и и

" "==101000 улаф ооаооа уа ооо у„, = уауааа у .у,=ауаауу аооооо

Ъ

Yrz