Устройство выборки и хранения

Устройство выборки и хранения

Иллюстрации

Показать все

Реферат

 

Союз Советски к

Социалистические

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К, АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (iii963131 (6l ) Дополнительное к авт. санд-ву(51)M. Кл.

Н 03 К 17/60 (22) Заявлено 05,08.80 (21) 2971348/1821 с присоединением заявки №вЂ” (23) Приоритет

9аударстеенный крмитет

СССР ао делим изобретений и открытий

Опубликовано 30.09.82. Бюллетень № 36 (53) УДК 621. . 382 (088. 8) Дата опубликования описания 30.09.82

А. М. Ильянок, Е. М. Ильин, В. Н. Зеленко и В.. Я%на рлпнт тЕХННЧБС (72) Авторы изобретения (7l) Заявитель

БИБЛИО (54) УСТРОЙСТВО ВЫБОРКИ И ХРАНЕНИЯ

Изобретение относится к измерительной технике и может быть использовано, в частности, в устройствах преобразования информации.

Известно устройство выборки и хране5 ния, содержашее коммутируемый дифференциальный каскад, токовые переключатели, генераторы тока и истоковый повторитель (1) .

Однако известное устройство не отли- >0 чается высокой точностью и достаточно большим временем хранения..

Наиболее близким к предлагаемому является устройство выборки и хранен,ия, содержашее дифференциальный усилитель, база первого транзистора которого соединена с шиной источ|пп а входного напряжения, база второго транзистора соединена с выходной шиной, а эмиттеры через первый транзистор токового пере- !0 ключателя соекию цы с первым источн&» ком тока, подключенным к отрицательной пл:не источника питания, базы транзисторов переключателя тока подключены к шинам . источника управляюшего напряжения, полевой транзистор, затвор которого через накопительный конденсатор соединен с земляной шиной, сток — с положительной шиной источника питания, второй генератор тока, одним выводом подключенный к отрицательной шине источника питания, резисторы и первый транзистор, коллектор которого подключен к положительной шине источника питания (2) .

Недостатком является то, что данное устройство не отличается высоким быстродействиемм.

Цель изобретения — увеличение быстродействия.

Указанная цель достигается тем, что в устройство выборки и хранения, содержашее дифференщ альный усилитель, база первого транзистора которого соединена с шиной источника входного напряжения, база второго транзистора соед шена с ,выходной шиной, а эмнттеры через первый транзистор токового переключателя соединены с первым исто пшком гока, 3 963 1 подключенным к отрицательной шине источника питания, базы транзисторов перек почателя тока подключены к шинам источника управляюшего напряжения, полевой транзистоо, затвор которого через накопительный конденсатор соединен с земляной шиной, сток — с положительной шиной источника питания, второй генератор

1 тока, одним выводом подключенный к от, рицательной шине источника питания, ре-, 16 зисторы и первый транзистор, коллектор которого подключен к положительной шине источника питания, введены два дополнительных транзистора, буферный каскад на двух транзисторах, транзисторный от- IS

° ражатель тока и транслятор уровня в age стабилитрона, причем выходная шина подключена к базе первого транзистора, эмиттер которого соединен с коллектором второго транзистора переключателя щ тока, шток полевого транзистора соединен с базами транзисторов буферного каскада m через транслятор уровня — с выходной шиной, коллектор первого трвн зистора буферного каскада соещинен с входной шиной транзисторного отражателя тока, подключенного к положительной шине источника питания, выходная шина транзисторного отражателя тока соединена с коллектором второго транзистора,Зо буферного каскада и с затвором @олевого транзистора, эмиттер первого транзистора буферного каскада через первый резистор соединен с коллектором первого транзистора дифференциального усилителя и

35 эмиттером первого . дополнительного транзистора, база которого соединена с коллектором первого транзистора дифференциального усилителя, эмиттер второго транзистора буферного каскада соединен

40 через вторсй резистор с колЛектором второго транзистора дифференциального усилителя и с эмиттером второго дополнительного транзистора, база которого

cocIIIIIIeIIa с коллектором второго тран45 зистора дифференциального усилителя, а коллекторы допотпщтельных транзистороь соединены с отрицательной шиной источника питания.

На чертеже представлена принципиальная электрическая схема предлагаемого устройства.

Устройство содержит шину 1. источника входног о напряжения, дифференциальный устиитель 2 на транзисторах 3 и 4, то ковый переключатель 5 HB транзисторах

6 и 7, исто IIII 8 тоха, источник 9 управляем ы.го напряжения, накопительный

KoIEII(iii01 < if) 10, IIIToKoDbIA повторит J1b

31

1 1, трансйятор уровня — стабилитрон 12, выходную шину 13, источник 14 тока, дополнительный транзистор 15, буферный каскад 16 на транзисторах 17 и 18, отражатель 19 тока, резистор 20, дополнительный транзистор 21, резистор 22 и дополнительный транзистор 23.

Устройство работает следуюшим образом.

В режиме выборки со схемы управления, or источника 9 поступает сигнал на управляюшие входы токового переключателя

5, открываюший транзистор 6, который подключает эмиттеры транзисторов 3 и

4 дифференциального усилителя 2 к источнику 8 тока. В этот момент на базу транзистора 3 or шины 1 источника входного напряжения подается сигнал, который усиливается дифференпиальным усилителем 2 совместно с буферным каскадом 16 и заряжает накопительный конденсатор 10.

Отрицательная обратная связь по входному сигналу образуется прохождением сигнала с накопительного конденсатора

10; через истоковый повторитель 11 и транслятор уровня — стабилитрон 12 на выходную шину 13 и базу транзистора 4.

Ток источника 14 тока, протекая по истоковому повторителю 11, создает начальное смешение напряжения затвористок, которое совместно с падением напряжения ра стабилитроне 12 определяет рабочее напряжение нв коллекторе транзистора 3 8. Рабочее напряжение на коллекторах транзистогов 3 и 4 меньше, чем напряжение нв истоке повторителя

11 на sem:чину напряжения база-эмиттер транзисторов 17 и 18 и падения напряжения на резисторах 20 и 22. Причем напряжение на резисторах 20, 22 выбирается так, чтобы при линейном режиме работы дифференциального усилителя 2 оно было меньше напряжения открывания переходов база-эмиттер допатчительных транзисторов 21 и 23. Отражатель 19 тока, включенный в коллектор пепи буферного каскада 16 увеличивает петле- вое усиление.

В режиме большого сигнала нв входе дифференциальный усилитель 2 выходит из линейного ремапла работы, т.е. транзистор 3 (или 4) закрывается. Весь ток источника 8 тока проходит по соответствуюшей цепи, I!a резисторе 20 (или 22) будет падение напряжения„достаточное для открывания дополнительного транзистора 21 (или 23). Следовательно, образуется дополнительный путь форсирукипе5, " 963 го тока по транзисторам 21,и 17 {ипи

23 и 18), который ускоряет заряд нако-. пительного конденсатора 10, т.е. На- пряжение на базах транзисторов 3 и 4 быстрее выравнивается. Дифференциальный усилитель 2 входит в линейный режим работы, а транзистор

21 (или 23) соответственно обесточи вае тся, l о

131 6

Форм ла.изобретения

Устройство выборки и хранения, содержащее дифференциальный усилитель, база первого транзистора которопа соединена с шиной источника входного напря жения база второго транзистора соединена с выхОдной шиной, а эмиттеры через пер» вый транзистор токового переключателя соединены с первым источником тока, под, ключенным к отрипательной шине источника питания, базы транзисторов переключатся тока подключены к шинам источника управляющего напряжения, полевой транзистор, затвор которого через накопительный конденсатор соединен с земляной. шиной, сток — с положительной шиной источника питания, второй генератор тока, одним выводом подключенный к отрицательной шине источника питания, резисторы и первый транзистор, коллектор которого подключен к положительной шине источника питания, отличающийся тем, что, с целью увеличения быстродействия, в него введены два дополнительных транзИстора, буферный каскад на двух транзисторах, транзисторный отражатель тока и транслятор уровня в виде сч абилитрона, причем выходная шина подключена к базе первого транзистора, эмиттер которого соединен с коллектором второго транзистора йерекюпочателя тока, шток полевого транзистора соединен с базами транзисторов буферного каскада и через транслятор уровня — с выходной шиной, коллектор первого транзистора буферного каскада соединен с входной шиной транзисторно О отражателя тока, подключенного к положи1ельной шине источника питания, выходная шина транзисторного отражателя тока соединена с коллектором второго транзистора буферного каскада и с затвором полевого транзистора, эмиттер перлого транзисгора буферного каскада через первый резистор соединен с коллектором первого транзистора дифференциального усилителя и эмиттером первого дополнитегцного транзистора, база которого соединена с коллектором первого транзИстора дифференниального усилителя, эмит тер второго транзистора буферного каскада соединен через второй резистор с Kcm- лектором второго транзистора дифферепциального усилителя и с эмиттером второго дополнительного транзистора, база которого соединена с коллектором второго транзистора дифференциального усили теля, а коллекторы дополнительных транзисторов соединены с отрицательной шиной источника питания.

В режиме хранения с источника 9 поступает сигнал на управляющие входы токового переключателя 5. Закрывается транзистор 6 и открывается транзистор 15

7. Дифференциальный усилитель 2, буферный каскад 16, отражатель 17Гтока обесточиваются. Ток источника 8 тока проходит через дополнительный транзистор 15. На накопительном конденсаторе щ

10 остается напряжение, равное входному в этот момент переключения. Одновременно базовый ток дополнительного транзистора 15 возрастает, это компенЬфует переходной процесс на выходной шине 13, так как истоковый повторитель не охватывается ООС, и выходное сопротивление высокое.

В режиме выборки за счет равенства напряжения на коллекторах транзисторов дифференциального усилителя 2 уменьшает ся ошибка смешения, вызванная эффектом

45 модуляции ширины базового перехода транзисторов. Одновременно уменьшается ошибка, вызванная температурным переходным процессом за счет.разыщи рассеиваемой мощности на входных транзисторах 3 и 4. Применение режима форсиро50 валия тока заряда накопительного конденсатора 10 уменьшает время переходного процесса, а следовательно, можно уменьшить ток в дпфдренциальном усилителе

2, т.е. увеличит, статическую точность.

Сокращение целей коммутации до одной уменьшает суммарпую емкость и, следовательно, апертурное время.!

Погрешности, вызванные прохождением g входного сигнала в режиме хранения, уменьшаются за счет последовательного включения транзисторов 3, 4 и 18 между шйной 1 и накопительным конденсатором

10. Также -меньшаются токи утечки с конденсатора 10, так как обратные токи

35 транзисторов отражателя 19 тока и транзистора 18 буферного каскада можно выбрать одинаковыми, что увеличивает вре мя хранения, 40

963131 дЫ.:

Составитель Л. Вагин

Редактор Ю. Середа Техред И.Гай у Корректор В. Бутяга

Закал 7.3) /78 Тираж 959 Подписное

ВНИИПИ Государственйого комитета СССР по делам изобретениЯ и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

I»;mar ППП Пмент, r. Ужгород, ул. Проектная, 4

7, Источники йнформапии, принятые во внимание при экспертизе

1. Патент США № 3.643.110, кл. Н 03 К 17/60, 1971.

2. Авторское свидетельство СССР по заявке ¹ 2807883/18-21, кл. Н 03 К 17/60, 07.08.79 (прототип) .