Устройство для сопряжения

Устройство для сопряжения

Иллюстрации

Показать все

Реферат

 

ЬП ИСАНИЕ

ИЗЬБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскиx

Социалистических

Республик

<ц964622 (61) Дополнительное к авт. свил-ву (22) Заявлено 13, 03. 81 (21) 3259255/18" 24 с присоединением заявки №(23) П риорнтет (5! )М. Кл.

6 06 F 3/04

3Ъеуднратненный комитет

СССР

Ilo делам изобретений н открытий

Опубликовано 07 ° 10.82 ° Бюллетень № 37 (53) УДК681.325 (088.8) Дата опубликования описания 07 10 82 (72) Авторы изобретения

П. В. Турлаков, B. Д. Наумов и A. Г. Тяг (7! ) Заявитель (54) УСТРОЙСТВО ДЯЯ СОПРЯЖЕНИЯ

Изобретение относится к вычислительной технике и может быть использовано для построения системы обмена информацией между различными устройствами вычислительных комплексов.

Известны устройства, выполняющие функции сопряжения между несколькими процессорами, устройствами ввода-вывода и содержащие блоки согласования, периферийные процессоры, перек" рестную коммутационную матрицу и периферийные запоминающие устрой- . ства (1).

Недостатком известных устройств является их сложность и большие аппаратурные затраты.

Наиболее близким к изобретению по технической сущности является устройство для сопряжения, содержа- го щее две группы блоков согласования интерфейсов, узел настройки, содержащий блок управления и блоки при притетов, а также матрицу коммути2 рующих элементов, причем первые вход и выход каждого блока согласования интерфейсов соединены с соответствующими информационными входами и выходами устройства, вторые входы и выходы i ãî (1=1,Ì) блока согласования интерфейсов первой группы и вторые вход и выход J ãî (1=Г,Й) блока согласования интерфейсов второй группы соединены соответственно с первыми выходами и входами и вторы. ми выходами и входами коммутирующего элемента i-ой строки и j-го столбца матрицы, управляющие вход и выход которого подключены соответственно к

j-м управляющим выходу и входу из

i-ой группы блоков приоритета узла настройки, Кроме того, коммутирующий элемент содержит регистр адреса, схему срав нения, триггер запроса, триггер разрешения, два элемента И и формирователь управляющих сигналов, причем выход регистра адреса соединен с пер.

3 96462 вым входам схемы сравнения, выход которой подключен к первому входу триггера запроса, выход триггера запроса соединен с управляющим выходом коммутирующего элемента и первым входом формирователя управляющих сигналов, второй вход которого подключен к выходу триггера разрешения, первый выход формирователя управляющих сигналов подключен к управляющим to входам элементов И, выход первого элемента И связан с первым выходом коммутирующего элемента, управляющий вход которого подключен к первому входу триггера разрешения, выход второго эг>емента И соединен с третьим входом формирователя управляющих сигналов и вторым входом коммутирующего элемента, второй вход которого подключен к второму входу схемы срав- рр нения, входу первого элемента И и четвертому входу формирователя управляющих сигналов, вход второго элемента И подключен к первому входу коммутирующего элемента, вторые входы триггера запроса и триггера разрешения покдлючены к второму выходу формирователя управляющих сигналов, В указанном устройстве обмен информацией между, например, вычислительными машинами (ВМ ) и внешними абонентами (BA ) производитвя через устройство сопряжения по интерфейсу обеспечивающему передачу информационных и управляющих сигналов от ВМ к

ВА и от ВА к ВМ по раздельным линиям.

Интерфейс ВМ проходит по столбцам а интерфейс ВА по строкам матрицы коммутирующих элементов. В точках пересечения строк и столбцов установ- 4р лены коммутирующие элементы, осуществляющие связь потоков информации ме>нду ВМ и ВА. При этом для того, чтобы в каждый момент времени в линии интерфейса работал только один коммутирующий блок, узел настройки открывает в строке соответствующие коммутирующие элементы так, что любой

ВА на данном времени может быть подключен только к одной BM. Этот ин-

50 тервал времени может оставлять время, необходимое на передачу только байта информации или некоторого массива информации, то есть обмен информацией между BM u BA может производиться как

55 в мультиплексном, так и в монопольном режиме. Точно также к одной ВМ могут быть подключены все имеющиеся ВА, для этого в каждой строке открывает;

2 4 ся коммутирующий блок, принадле>навший выбранному столбцу f2).

Недостатком этого устройства являются большие аппаратурные затраты и ело>нность его структуры, обусловленная наличием узла настройки и фор" мирователя управляющих сигналов в коммутирующих элемен,ах, а также низкая надежность, связанная с тем, что управление матрицей коммутирующих элементов сосредоточено в одном узле настройки, вследствие чего отказ узла настройки, особенно его блока управления, может привести к отказу всего устройства.

Цель изобретения - сокращение аппаратурных затрат и повышение надежности устройства.

Поставленная цель достигается тем, что в устройство, содержащее две группы блоков согласования интерфейсов и матрицу коммутирующих узлов, каждый из которых включает регистр адреса, входом соединенный с первым входом схемы .сравнения, второй вход которой подклочен к первому входу первого элемента И, второй элемент

И и триггер запроса; причем первые и вторые входы и выходы каждого блока согласования интерфейсов соединены с соответствующими информационными и управляющими входами и выходами устройства, третьи выход и вход

i-го (i=1,М) блока согласования интерфейсов первой группы и третьи выход и вход j-го (j=l,N) блока согласования интерфейсов второй группы соединены соответственно с первым входом второго элемента И, выходом и входом первого элемента И и выходом второго элемента И коммутирующего узла i-й строки и j-ro столбца матрицы, единичный выход триггера запроса которого подключен к четвертому входу j --ro блока согласования интерфейсов второй группы, в каждый коммутирующий узел введены два, элемента НЕ и три элемента И, причем в каждом коммутирующем узле выход схемы сравнения соединен с первым входом третьего элемента И, выход которого соединен с единичным входом триггера запроса, единичный выход которого соединен с первым входом четвертого элемента И, нулевой выход триггера запроса соединен с первым входом пятого элемента И, выход которого соединен через первый элемент НЕ с вторым входом тре22 6 ную для выдачи из ВМ сигнала выборки коммутирующего узла 2 для управления матрицей.

Линия, соединенная с вторым выходом блока 1 согласования интерфейсов второй группы, представляет собой управляющую шину, предназначенную для выдачи в BM сигнала ro" товности для установления связи потоков информации между BM и ВА из выбранного коммутирующего узла 2.

Линии, соединенные с первым выходом и первым входом блока 1 согласования интерфейсов первой группы, представляют собой совокупность ин- формационных и управляющих шин, число которых определяется форматом вводимой и выводимой информации и особенностями по управлению соответствующими ВА.

Линия, соединенная с вторым входом блока 1 согласования интерфейсов первой группы, представляет собой управляющую шину, предназначенную для приема сигнала разрешения от ВА, Линия, соединенная с вторым выходом блока 1 согласования интерфейсов первой группы, представляет собой управляющую шину, предназначенную для выдачи сигнала запроса к ВА.

Регистр 3 коммутирующего узла

2 служит для хранения его постоянного адреса, схема 4 сравнения служит для сравнения адреса с выхода регистра 3 адреса с кодом адреса, поступающего по информационным линиям на второй вход схемы 4 сравнения.

Триггер 6 запроса предназначен для запоминания сигнала запро-. са, а также для выдачи сигнала запроса на соответствующий BA через блок 1.

Элементы И 11 и 12, служат для коммутации потоков информации между

ВИ .и ВА в обоих направлениях.

Устройство работает следующим образом.

Обмен информацией, например между

j -й BN u i-м ВА через блоки 1, начинается с выдачи j-й ВМ адреса коммутирующего узла 2 и управляющего сигнала выборки, которые воспринимаются всеми коммутирующими узлами

2 j-ro столбца матрицы. При этом код адреса сравнивается с содержимым регистра 3 на схеме 4 сравнения.

При сравнении адресов в одном из коммутирующих узлов 2 3-го столбца матрицы на выходе схемы 4 сравне5 9646 тьего элемента И, третий вход последнего соединен через второй элемент

НЕ с нулевым входом триггера запроса, выход четвертого элемента И соединен с вторыми входами первого и второго элементов И, третий вход третьего элемента И и выход четвертого элемента И коммутирующего узла i-й строки и j-го столбца матрицы подключены соответственно к четвертым lO выходу и входу j-ro блока согласования интерфейсов второй группы, выход пятого элемента И коммутирующего узла i-й строки и j-ro столбца матрицы подключен к второму входу 15 пятого элемента И коммутирующего узла i-й строки и j -1-ro столбца матрицы, четвертый выход i-ro блока, согласования интерфейсов первой груп-. пы соединен со вторым входом пятого 20 элемента И коммутирующего узла i-й строки и N-го столбца матрицы.

На фиг. l представлена блок-схема устройства; на фиг. 2 -функциональная схема коммутирующего узла. 2$

Устройство содержит (фиг.1) блоки l.ñîãëàñoâàíèÿ интерфейсов первой и второй групп и коммутирующие узлы (элементы ) 2 матрицы, каждый из которых состоит (фиг.2 ) из регистра 3 зр адреса, схемы 4 сравнения, третьего элемента И 5, триггеров 6 запроса, второго и третьего элементов И 7 и 8, элементов НЕ 9 и 10, первого и второго элементов И 11 и 12. волоки 1 согласования интерфейса представляют собой совокупность формирователей, приемников и передатчиков, число которых определяется числом информационных и управляющих линий, необходимых для связи с соответствующим,например, вычислительными. машинами (ВИ) и внешними абонентами (ВА).

Линии, соединенные с первым входом блока 1 согласования интерфейсов второй группы, представляют собой совокупность информационных и управляющих шин, число которых определяетея форматом информации, выдаваемой из ВИ, особенностями соответствующей BN по управлению ВА, причем информационные шины предназначены .для передачи адреса коммутирующего узла 2 и данных от BM к ВА.

Линии, соединенные с первым выхо." дом блока 1 согласования интерфейсов второй группы, представляют собой управляющую шину, предназначен-!

964622

После окончания обмена ВМ снимает сигнал выборки, что приводит к формированию в выбранном комму.ния устанавливается сигнал, поступающий на первый вход элемента И 5, на третий вход которого подается сигнал выборки. При наличии сигнала на втором выходе элемента И g вырабатывается сигнал для установки триггера 6 в единичное состояние, сигнал с единичного выхода которого выдается в i-й блок 1 и далее к i-му

ВА. В случае несравнения адресов или же при их сравнении, но отсутствии сигнала на втором входе элемента И 5, триггер 6 в единичное состояние не устанавливается. Это возможно, если произошло сравнение адресов в коммутирующем узле 2, расположенном на пересечении j-го столбца и i-й строки матрицы, но в момент сравнения i-й ВА осуществляет обмен с другой BM.

В ответ на сигнал запроса ВА выдает сигнал разрешения, который пройдя через соответствующий блок, последовательно проходит все коммутирующие узлы 2 1-й строки матрицы, 2$ опрашивая в каждом из них триггеры

6 запроса.

Если триггер 6, например, в коммутирующем узле элемента 2, находится в единичном состоянии по приходе щ разрешающего сигнала, то формируется сигнал на выходе элемента И 7, который открывает элементы И 11 и

12 для обмена информацией между заданными BM u BA и разрешает выдачу в BM сигнала готовности с выхода элемента И 7. По сигналу готовности

BM начинает обмен информацией с BA.

Сигналы на управляющих линиях выборки,. запроса, разрешения и готовности остаются в течение всего времени обмена. Если триггер 6 запроса находится в нулевом состоянии, то формируется сигнал опроса следующего коммутирующего узла 2, на выходе элемента И 8, который через элемент

HE 10 закрывает при этом элемент

И 5, Таким образом, приоритет коммутирующих узлов 2 определяется их местоположением в данной строке относительно блока 1, причем, чем ближе в строке матрицы коммутирующий узел 2 расположен к блоку 1, тем выше его приоритет, а следовательно, и приоритет соответствующей BM.

SS тирующем узле 2 сигнала сброса в нулевое состояние триггера 6.

После сброса триггера 6 в выбранном коммутирующем узле 2 снимается сигнал линии запроса, что приводит к снятию сигнала разрешения BA. Отсутствие сигнала разрешения от ВА приводит. к закрыванию элементов

И 11 и 12 для обмена информацией и снятию сигнала готовности.

В случае обращений к i-му ВА нескольких BM одновременно, за счет последовательного прохождения сигнала разрешения будет осуществляться последовательное их подключение к

1-му ВА.

Таким образом, устройство при сни. женных аппаратурных затратах позволяет осуществляТь обмен между сопрягаемыми вычислительными машинами и периферийными устройствами. формула изобретения

Устройство для сопряжения, содерщаее две группы блоков согласования интерфейсов и матрицу коммутирующих узлов, каждый из которых включает регистр адреса, выходом соединенный с первым входом схемы сравнения, второй вход которой подключен к первому входу первого элемента И, второй элемент И и триггер запроса, причем первые и вторые входы и выходы каждого блока согласования интерфейсов соединены с соответствующими информационными и упраеляющими входами и выходами устройства, третьи выход и вход I Io (i=1 М) блока согласования интерфейсов первой группы, третьи выход и вход j-го (j=1,N) блока согласования интерфейсов второй группы соединены соответственно с первым входом второго элемента И, выходом и входом первого элемента И и выходом второго элемента И коммутирующего узла 1-й строки и j-го столбца матрицы, единичный выход триггера запроса которого подключен к четвертому входу j-ro блока согласования интерфейсов второй группы, о тл и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, в каждый коммутирующий узел матрицы устройства введены два элемента НЕ и три элемента И, причем в каждом коммутирующем узле выход схе96 мы сравнения соединен с первым входом третьего элемента И, выход которого соединен с единичным входом триггера запроса, единичный выход которого соединен с первым входом четвертого элемента И, нулевой выход триггера запроса соединен с первым входом пятого элемента И, выход которого соединен через первый элемент НЕ с вторым входом третьего элемента И, третий вход последнего соединен через второй элемент НЕ с нулевым входом триггера запроса, выход четвертого элемента И соединен с вторыми входами первого и второго элементов И, третий вход третьего элемента И и выход четвертого элемента И коммутирующего узла i-й строки и j-го столбца матрицы подключены соответственно к четвертым

4622 10 входу и выходу j-го блока согласования интерфейсов второй группы, выход пятого элемента И коммутирующего узла i-й строки и j --ro столбца

З матрицы подключен к второму входу пятого элемента И коммутирующего узла i-й строки и j -1-го столбца матрицы, четвертый выход i-го блока согласования интерфейсов первой груп 0 пы соединен с вторым входом пятого элемента И коммутирующего узла

i é строки и N-ro столбца матрицы.

Источники информации, принятые во внимание при экспертизе

1 l. Мультипроцессорные системы и параллельные вычисления. M., "Мир", 1976, гл. 1.

2, Авторское свидетельство СССР

N 651335, кл. G 06 F 3/04 1979

20 (прототип).

964622

Составитель В. Вертлиб

Редактор С. Патрушева Техред И.Гайду Корректор С. Иекмар

Заказ 7630/28 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 3-35, Раушская наб., д. 4/5

Филиал ОПП "Патент", г. Ужгород, ул. Проектная, 4