Устройство для обработки цифровых данных

Устройство для обработки цифровых данных

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических республик

< i>964650

* I (6l ) Дополнительное к авт. свнд-ву (22) Заявлено 09. 07. 80 (21) 2981556/18-.24 с присоедннением заявки № (23) Приоритет

Опубликовано 07. 10. 82. Бюллетень № 37

Дата опубликования описания 13 .1 0 .82 (51)М. Кл.

G 06 F 15/06

3Ьеударетвакнмй келктвт

CCCP пе делая изабрвтекий и открытия (53) УДК 681 ° 325 (088.8) (72) Авторы изобретения

В.Г. Сташков, Я.И. Будовский и Т.Н, мир " ЖОЖЗИя Я т МАТЕНТ1И)ТЕХНИЧЕСКИ (7I) Заявитель

БИБЛИОТЕК

t (54}.УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ЦИФРОВЫХ ДАННЫХ го

Изобретение относится к вычислительной технике и может быть использовано в системах обработки цифровых данных, работающих в реальном масштабе времени или при отладке программ задач, возложенных на такие системы.

Известно устройство для обработки цифровых данных, которое содержит блок оперативной памяти, блок постоянной памяти, регистр адреса, регистр команд, дешифратор команд, рабочие регистры и логику процессора (1 ).

Однако это устройство не позволяет оперативно менять программы задач, хранящихся в блоке постоянной памяти.

Необходимость в изменении программ возникает при их отладке или отработке (моделировании) новых задач, возложенных на системы обработки цифровых данных.

Наиболее близким по технической сущности к изобретению является устройство, содержащее генератор тактовых импульсов, выходы которого под2 ключены к первым входам блока микропрограммного управления и управляющему входу блока отладочной памяти, первые выходы которого соединены с выходами устройства, второй и третий - с управляющими входами блоков опера ивной и постоянной памяти, адресные входы которых подключены к выходам регистра адреса и входам блока отладочной памяти, а выходы - к кодовым шинам блоков памяти, -соединенным с входами регистра команд и через блок вентилей к выходам блока отладочной памяти, управляющий вход которого подключен к четвертому входу блока микропрограммного управления, выходы разрядов регистра команд, определяющих операционную часть команды, - к вторым входам блока микропрограммного управления, а выходы разрядов, определяющих адресную часть команды, - к входам регистра адреса.

В известном устройстве одна часть команды хранится в блоке постоянной

0 4 держки соединен с третьим выходом блока микропрограммного управления и управляющим входом буферного регистра, первый вход коммутатора соединен с выходом буферного регистра, вход .. которого соединен с кодовыми шинами блоков памяти, второй вход коммутатора соединен с выходом блока отладочной памяти, управляющий вход которого соединен с синхронизирующим- входом первого триггера и через второй элемент задержки с выходом генератора тактовых импульсов и синхронизирующим входом второго триггера, установочный вход которого соединен со вторым выходом блока микропрограммного управления, а выход - с первым входом элемента И, второй: вход которого соединен с выходом первого триггера, выход элемента И соединен с- управляющим входом коммутатора, установочный вход первого триггера соединен с вторым выходом регистра адреса.

На фиг. 1 представлена схема устройства; на. фиг. 2 — временные диаграммы работы устройства. ф

Устройство содержит генератор 1 тактовых импульсов, второй триггер 2, элемент 3 задержки, первый триггер 4, .блок 5 отладочной памяти, блок 6 микропрограммного управления, выходы 7 устройства, блок 8 оперативной памяти, блок 9 постоянной памяти, буферный регистр 10,. элемент 11 задержки, регистр 12 команд, регистр 13 адреса, кодовые шины 14 блоков памяти, коммутатор l$ и элемент И 16.

Устройство работает следующим образом.

Генератор 1 тактовых импульсов вырабатывает серию импульсов, распределенных во времени, которые синхронизируют работу всего устройства.

Блок 6, расшифровав очередной импульс, выработанный генератором 1 на основании кода операции, поспупающего на его вторые входы, выдает сигнал на выходы 7 для. соответствующего устройства - вычислителя, устройства ввода, устройства вывода.(не показаны) . Регистр 13 в общем случае может быть многоступенчатым и выполнять операции преобразователя адреса команды.

Допустим,,что по (i-1)-му тактово-, му импульсу (ТИ) производится установка состояния последней ступени регист(ра адреса. Тогда через время 1 необходимое на установку кода адреса.

3 96465 и блоке отладочной памяти, другая, наряду с обрабатываемыми данными, - в блоке оперативной памяти. Набор команд, хранящихся в блоке оперативной памяти, не фиксирован, а формируется в процессе выполнения текущей операции.

Для оперативного изменения командной информации при отладке программ задач или при отработке новых задач, 10 возложенных на системы обработки цифровых данных, вместо блока постоянной памяти информация считывается из блока отладочной памяти. В качестве бло- ка отладочной памяти может быть любой 15 запоминающий блок с оперативной сменой информации (блок оперативной памяти, блок полупостоянной памяти с электрической сменой информации-и т.д.3 32 ).

Недостатком известного устройства является то, что время выборки блока отладочной памяти должно быть не менее времени выборки постоянной памяти, что требует применения более сов= ременных и совершенных, а значит, более дорогих блоков памяти, Цель изобретения - повышение экономической эффективности за счет обеспечения возможности йрименения отладочной памяти с низким быстродействием.

Поставленная цель достигается тем, что в устройство, содержащее генератор тактовых импульсов, соединенный с первым входом блока микропрограммного управления, группа выходов которого подключена к выходам устройства, первый выход - к управляющему входу бло" ка оперативной памяти, второй выходуправляющему входу блока постоянной памяти, адресный вход блока оперативной памяти соединен с первым выходом регистра адреса, второй .выход регистра адреса соединен с адресным входом блока постоянной памяти и адресным входом блока откладочной памя- 4> ти, выходы блоков оперативной памяти и постоянной памяти соединены с кодовыми шинами блоков памяти, регистр команд, первый выход которого, определяющий код операции, соединен с вто- 0 рым входом блока микропрограммного управления, а второй выход - с входом регистра адреса, дополнительно введен коммутатор, буферный регистр, элемент

И, два триггера, два элемента задери- 55 ки, причем выход коммутатора соединен с входом регистра команд, управляющий вход. которого через первый элемент за5 96465 производится запуск блока 5 отладочной памяти и первого триггера 4. 9 триггере 4 в зависимости от того, откуда должна быть считана информация, записывается "1" либо "0" . Ilo i-му

ТИ блок 6 вырабатывает импульс за" пуска блока 9 постоянной памяти и устанавливает второй триггер 2 в состояние "1", При этом на первый вход элемента И 16 поступает разрешающий 10 сигнал и решение вопроса откуда должна быть считана информация зависит: от наличия сигнала на втором входе элемента И 16. Через время, равное времени выборки блока 9, в. кодовых д шинах 14 запоминающих блоков появляется информация и по (i+1) -му ТИ зано--. сится в буферный регистр 10. По (i+2)-му ТИ начинается выполнение ко. манды и подготовка следующего адреса команды, поэтому необходимо, чтобы к этому- моменту считанная команда уже попала в регистр 12 команд.

Таким образом, максимальное время выборки блока отладочной памяти (фиг. 2) равно.

<3T- t -В о. ото. и за*ай зст. к к 1

1 де t5 oTA n BpeMR выбор

ЭO отладочнои памяти;

Т - время между двумя соседними тактовыми импульсами;

- время задержки элеменЗад.1 та 3;

- время установки кода Зз эст. к регистра 12 команд, - время задержки коммутаток ра 15.

Таким образом, в предлагаемом устройстве время выборки отладочной па- 40 мяти может быть значительно больше времени выборки блока постоянной памяти при сохранении реального масштаба времени системы обработки цифровых данных, за счет .чего появляется воэ- is: можность отладки программ в реальном масштабе времени при применении бло-. ков отладочной памяти с худшим, чем в блоке постоянной памяти, быстродействием. 50 формула изобретения

Устройство для обработки цифровых . дайных, содержащее генератор тактовых импульсов, соединенный..с первым входом блока микропрограммного управления группа выходов которого подключена

0 d к выходам устройства, первый выходк управляющему входу блока оперативной йамяти, второй выход — к управляющему входу блока постоянной памяти, адресный вход блока оперативной памяти сое- динен с первым выходом регистра адреса, второй выход регистра адреса соединен с адресным входом блока постоянной памяти и адресным входом блока отладочной памяти, выходы блока оперативной памяти и постоянной памяти соединены с кодовыми шинами . блоков памяти, регистр каманд, пер-.

"вый выход которого, определяющий код операции,. соединен с вторым входом блока микропрограммного управления, а второй выход - с входом регистра адреса, о т л и ч а ю щ е е с я тем, ;что, с целью повышения экономической

1зффективности эа счет обеспечения возможности применений отладочной памя» ти с низким быстродействием, в него введен коммутатор, буферный регистр, элемент И, два триггера, два элемента задержки, причем выход коммутатора соединен с входом регистра. команд, управляющий вход которого через первый элемент задержки соединен с третьим выходом блока микропрограммного управ-. ления и управляющим входом буферного регистра, первый вход коммутатора соединен с выходом буферного. регистра, вход которого соединен с кодовы-. ми шинами блоков памяти, второй вход коммутатора соединен с выходом блока отладочной памяти, управляющий вход которого соединен с синхрониэирующим входом первого триггера и через второй элемент задержки с выходом генератора тактовых импульсов и синхрониэирующим входом второго триггера, установочный вход которого соединен с вторым выходом блока микропрограммного управления, а выход " с первым входом элемента И, второй вход которого .соединен с выходом первого трйггера, выход элемента И соединен с управляющим входом коммутатора, установочный вход первого триггера соединен с вторым выходом регистра адреса.

Источники информации, принятые во внимание при экспертизе

1. Патент США М 385936, кл. 340-172.-5> опублик. 1975.

2. Авторское свидетельство СССР

NÃ 613326, кл. G 06 F 15/06, 1976 (прототип).

964650

Составитель 8. Щербаков

Редактор Г. Безвершенко Техред С.Иигунова . Корректор Л. Бокшан

Заказ 7632/30 Тираж 731 . Подписное

8НИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Ж-35 Раушская наб. а . 4/5

Филиал ПЯП "Патент", г. Ужгород, ул. Проектная, 4