Многоканальный матричный коммутатор

Многоканальный матричный коммутатор

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик

<щ964696 (61) Дополнительное к авт. свид-ву(22) Заявлено 09. 03. 81 (21) 3256895/18-24 с присоединением заявки ¹â€” (23) Приоритет—

Опубликовано 0710Я2. Бюллетень ¹37

Дата опубликования описания 07.10,82

51 М Кп з

G 08 С 15/Об

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 621. 398 (088 8) (72) Автор изобретения

В.И.Финаев (7f) Заявитель

Таганрогский радиотехнический институт им.В .Д.Калмыкова (54) МНОГОКАНАЛЬНЫЙ МАТРИЧНЫЙ КОММУТАТОР

Изобретение относится к технике ,связи,-а именно к задаче построения узлов коммутации каналов,на сетях передачи дискретной информации в интегрированных АСУ промышленных предприятий, а также к задаче построения кодоимпульсных систем уплотнения сетей связи.

Известно устройство для управления коммутацией сообщений по нескольким каналам передачи, содержащее . информационные блоки, выходы которых соединены соответственно с входами блока коммутации и элемента ИЛИ,блок управления, элементы И, первые входи f5 которых соединены с первыми выходами блока управления, а вторые - с вьйодами блока коммутации, а выходи - с входами элементов памяти, одни выходю которых соединены с каналами передач сообщений, а другие - с входами блока селекции управляющих воздействий, выходы которого соединены с входами блока управления, с другими входами, которого соединен выход элемента ИЛИ 25

313

Недостаток данного устройства состоит в том, что при передаче сообщений вследствие налйчия элементов памяти предполагается обйэательная 3Q задержка соо®дений,при передаче сообщений на сети связи возможен проход одного и того же сообщения через один и тот же узел коммутации дважды и более. Все это увеличивает время доставки сообщений.

Известно также устройство матричного метода коммутации каналов, со» держащее блок коммутации, входы которого соединены с информационными блоками, входом регистра и первым входом управляющего блока, второй

:вход которого соединен с выходами

:блока коммутации и входами передающих блоков, третий вход — с выхо(дом пересчетчика, первый выходс вторым входом блока коммутации,а второй выход — с вторыми выходами устройства матричного метода коммутации каналов, вторые входы котерого соединены с входами блока памяти, выход которога,,через блок изменения. структуры соединен с первым входом пересчетчика, второй вход которого соединен с выходом регистра (2) .

Однако отказавшие каналы связи и неработающие -передающие бЛоки не учитываются в функции управления выбором, направления передач, существуют значительные потери времени на

9б4690

Цель изобретения - -повышение быстродействия коммутатора. указанная цель достигается теМ, что в многоканальный коммутатор, содержащий. информационные блоки, выходы которых соединены с первыми входами 60 блока предварительной коммутации,первые выходы которого соединены с первымн входами элементов И, элемент

ЛЙ и передающие блоки, первые выхокоторых подключены к каналам пере- 65 определение внутреннего состояния устройств, пересчетчик с переменной структурой забирает значительное время на выбор направления при анализе занятости, в то время как данную фун° кцию возможно решать централизованно с меньшими временными потерями в ЭВМ.

Наличие укаэанных недостатков в этом устройстве увеличивает время доставки информации, Наиболее близким по совокупности 10 конструктивных и функциональных при-, знаков к изобретению является устройство для адресного управления коммутацией сообщений, содержащее передающие блоки, элементы памяти, элементы15 ИЛИ и И, блок управления, блок коммутации, блок селекции управляющих . воздействий, блок входных воздействий и информационные блоки, выходы которых соединены с входами блока коммутации и через элемент ИЛИ с первым входом блока входных воздействий, второй вход которого соединен с первым выходом блока управления, а выходы — с первыми входами блока управления, вторые выходы которого соединены с первыми входами элементов И, вторы© входы которых соединены с выходами блока коммутации, а выходы с входами элементов памяти, первые выходы которых соединены с передающими блоками, а вторые выходы — c входами блока селекции управляющих воздействий, выходы которого соединены с вторыми входами блока управле— ния (3)..

Недостаток известного устройства состоит в значительном времени доставки сообщений, связанном с задержкой сообщений в элементах памяти,а ,также с вероятностью образования

"петель" в маршруте сообщений, т.е. в прохождении одного и того же узла коммутации повторно.,Действительно при применении метода управления, реализоваьфого в известном устройстве, 45 сообщения перед передачей передающими блоками скапливаются в элементах памяти, а реализация управления . передачей сообщения без, предварительной коммутации каналов связи по маршруту на сети влечет возможность прохождения одного и того же сообщения через один и тот же узел коммутации один два и более раз. ачи сообщений, введены блоки контроля, блок памяти, передатчик телесигнализации и управляющие шины, вход блока памяти подключен к первой управляющей шине, выходы — к первым входам блока управления, первые и второй выходы блока управления соединены соответственно с вторыми и третьим входами блока предварительной коммутации, вторые и третьи выходы которого соединены соответственно с вторыми входами блока управления и входами соответствующих передающих блоков, первые и вторые выходы которых соединены с первыми и вторыми входами соответствующих блоков конC троля, выходы блоков контроля соединены с третьими входами блока управления и входами передатчика телесигнализации, выход кскгорого подключен к второй управляющей шине, третьи выходы блока предварительной коммутации соединены с входами информационных блоков, выходы которых соединены с вторыми входами элементов И, выходы которых через элемент ИЛИ соединены с Четвертым входом блока управления.

Кроме того, блок управления со— держит регистр сдвига, дешифраторы, элементы И, ИЛИ и узел выбора приоритетного направления, выход регистра сдвига через первый дешифратор соединен с первыми входами соответствующих первых элементов И,, выходы которых соединены с входами соответствующих элементов ИЛИ, выходы элементов ИЛИ соединены с соответствующими входами узла выбора приоритетного направления, выходы которого через второй дешифратор соединены с первыми выходами блока управления и входами элемента И,. выход которого соединен с вторым выходом блока управления, вторые, третьи и четвертые входы первых элементов И и вход регистра сдвига подключены соответственно к первым, вторым, третьим и четвертому входам блока управления.

На фиг.1 приведена блок-схема предлагаемого коммутатора; на фиг.2функциональная схема блока памяти маршрутов; на фиг. 3 — функциональная схема блока управления; на фиг.4 функциональная схема блока предварительной коммутации; на фиг.5 - функциональная реализация узла выбора приоритетного направления блока управления; -на фиг.б - блок-схема пере-. датчика Фелесигнализации; на фиг.7 структурная схема приемного блока памяти маршрутов; на фиг.8 - временные диаграммы, отражающие прохождение сигналов через основные узлы предлагаемого коммутатора во времени.

Блок-схема многоканального коммутатора содержит (см.фиг.1) информа ционные блоки 1 -1н, которые могут

964690 представлять собой приемную часть аппаратуры передачи данных, приемники дискретных сигналов, связывающие многоканальный коммутатор с передатчиками других многоканальных коммутаторов на сети связи, элементы И 2л-2> блок

3 предварительной коммутации; элемент ИЛИ 4, блок 5 управления; блок б памяти маршрутов, управляющйе шины

7 и 8 канала связи с ЭВМ, которая управляет централизованно распреде- 1О лением потоков на всей сети связи; передатчик 9 телесигнализации, предназначенный для передачи сигналов о6

Изменении структуры сети в управляющую ЭВМ, причем передатчик 9 строит- f5 ся, как известный передающий полукомплект системы телесигнализации на базе комбинационно распределительного метода избирания, блоки 10л -10> контроля (каждый из них состоит из 2() узла определения работоспособности, вход которого подключен к второму выходу передающего блока и который определяет исправность передающего блока и узла контроля канала связи, вход которого подключен к первому выходу передающего блока и канала передачи сообщений и который определяет, исправен ли канал связи), передающие блоки 11„ -11, представляющие собой передатчики дискретных сигналов, в частности это могут быть передатчики стандартной аппаратуры

I передачи данных 12л -12ю передач сообщений, представляющйх собой физические линии связи предлагаемого З5 многоканального коммутатора с аналогичными на сети связи.

Функциональная схема блока 6 памяти маршрутов содержит (см.фиг.2) приемник 13, первые и второй распре- 40 делители 14 и 15, реализованные как обычный распределитель в телемеханических системах, элементы И 16> -16 число которых равно тп (N-1), где Nчисло многоканальных матричных ком- 45 мутаторов„ (узлов коммутаций); регистры 17л -17 ", в которые записывается информация от ЭВМ î i-м номере направления передач и о числе промежуточных узлов коммутации от данно- 5О

ro до адреса назначения, если сообщение передавать по i-му направлению передач; выходы блока 6 памяти маршрутов.

Функциональная схема блока 5 управления (см.фиг.3) содержит входы

18л -18 и 19, регистр 20 сдвига; первый дешифратор 21, дешифрирующий адрес назначения сообщения и имеющий N-1 выходов, элементы И 22 и 23, дешифратор 24, элементы ИЛИ 25, число которых равно Km, где К - число разрядов в каждом из регистров 17 17" ; узел 26 выбора приоритетного

-1 л направления; выходы ?7, 28.,-28, входы 29л — 29„„, 30 — 30 . 6

Функциональная схема блока 3 предварительной коммутации (см.фиг.4) содержит входы 31А-31„, регистры

32,,-32„ сдвига; первые дешифраторы

33л-33И, предназначенные для дешифрации адреса назначения сообщения; вторые дешифраторы 34л-34>, предназначенные для дешифрации команды конца передачи сообщения; первые 35„-35 вторые 36 -36 третьи 37 -37„ и четвертые 38 -38„„ элементы ИЛИ соответственно; первые 39л -39 и, вторые

40л-40 и третьи 41 -41р элементы И соответственно; первые 42л -42, вторые 43л-43И, третьи 44 -44>„и четвертые 45л -45 выходы соответственно триггеры 46,,"-46„"„.

Функциональная реализация узла 26 выбора блока 5 управления (см.фиг.5) содержит выходы 47л-47 первые к

48„-48„ и вторые 49„ -49к элементы

ИЛЙ, первые 50л-50 и вторые 51,-51, элементы И; выходы 52 -52К.

Блок-схема передатчика 9 телесигнализации (см.фиг.б) содержит входы

53л-53, узел 54 наборных элементов, шифратор 55, элемент 56 пуска; генератор 57 тактовых импульсов, распределитель 58; и линейный узел 59.

Структурная схема приемного блока

13 блока б памяти маршрутов содержит . (фиг.7) первый 60 и второй 61 полосовые фильтры; первый и второй детекторы 62 и 63, первую 64 и вторую

65 интегрирующие цепи; триггеры 66

67 Шмитта (или любые другие пороговые элементы); первый 68 и второй

69 выходы.

На временных диаграммах (cM.фиг.В) выход N — сигнал на выходе позиции

К N<, х - код на выходе дешифратора 21; у — код на выходе блока 6 памяти; г — код на выходе узла 26 выбора; .

g, — код передатчика 9 телесигнализации. . Многоканальный матричный коммутатор - работает следующим образом. При централизованном способе управления распределением потоков на сети связи, состоящей из предлагаемых многоканальных матричных коммутаторов, ЭВМ осуществляет функцию управления централизованно всеми распределениями потоков и для этого имеет связь с каждым многоканальным матричным коммутатором по физическим каналам связи, конкретно по каналам связи с ЭВМ, организованным по шинам 7 и 8. Причем по шине 8 канала связи с управляющей ЭВМ от предлагаемого многоканального матричного коммутатора в оперативную память ЭВМ передается информация об отказавших 964690 передающих блоках 11 -11„„и каналах

12 -12,„ передачи сообцений. Если пе. редающий блок 11„ выйдет иэ строя вследствие отказа каких-либо узлов или элементов, либо канал 12„ передачи сообщений откажет вследствии 5 обрыва физической линии либо выхода из строя линейных устройств, ъо на выходе блока 10 контроля появляется потенциал, который подается на соответствующий третий вход 29„ блока 5 управления и вход 53„.передатчика 9 телеСигнализации. Прйчем в передатчике 9 телесигнализации (см.фиг.б) импульс от входа 53„поступает в узел

54 наборных элементов, в котором 15 набирается код номера отказавшего канала связи, по которому .нельзя осуществлять связь. Элемент 56 пуска срабатывает при изменении состояния узла 54 наборных элементов и запус- 20 кает генератор 51 тактовых импульсов на время, равное времени передачи информации об появившейся неисправности. Шифратор 55 кодирует информацию, и через линейный узел 59 информация в виде кодового сообщения,состоящего из последовательных двоичных у мволов (временная последовательнос.и обеспечивается распределителем 58), подается на шину 8 канала связи с ЭВМ и передается в оперативную память ЭВМ. На основе поступающей от шин 8 информации в ЭВМ склаI дывается структура сети, причем все возникшие изменения сразу же фиксируются в ЭВМ и находят отражение в законе управления распределением кодов информации на сети связи.

Для каждого многоканального мат ричного .коммутатора ЭВМ вычисляет маршрутную таблицу, данные которой в цифровых кодах засылаются от ЭВМ по шине 7 канала связи с ЭВМ в блок б памяти маршрутов.

45

ЬИ-и 1 и-а

) 0 причем элемент 1„ = 1, если .есть связь между i-м .кОимутатором и j-м коммутатором, и 1„ = О, если эта связь отсутствует, à N равно числу коммутаторов на сети связи.

1

Маршрутная таблица для каждого многоканального коммутатора сети строится по, так называемому, мат-, ричному методу определения длины кратчайшего пути, который базирует- 50 ся на том, что длину кратчайших путей между всеми многоканальными ком,мутаторами можно определять возведе-., нием,в степень N-1-й матрицы длин .ветвей, или N-1-м кратным умножением матрицы смежности, описывающей структуру сети,.саму на себя

Маршрутная таблица имеет вид

1 2 3 N-1

m m m

И 1Т 1Ь 4М 4

2 я аъ и 2я-

m „. m m m

1и1 3. nl Ъ wlH-м где элемент m обозначает код номера, исходяцего из коммутатора канала 12 -12р передачи сообщений 12 12, к 3-му коммутатору. Элементы

m д для каждого фиксированного 3 располагаются сверху вниз в той последовательности, в которой они должны выбираться при передаче сообщения по данному j -му адресу . T.е ., например, при передаче к j-му коммутатору вначале выбирается код направления m y, если направление с этим кодом занято, если неисправно, то выбирается код направления ж и т.д. Причем код ю„. может быть кодом любого из канала 12 -12„„ передачи сообщений и задается управляющий

ЭВМ. Если, допустим, к некоторому

j-му коммутатору при передаче по первому направлению будет, допустим, шесть промежуточных коммутаторов,при передаче по второму направлению три, по третьему направлению один, по четвертому направлению два и, допустим, по пятому направлению три коммутатора, то в качестве и будет код второго направления, m -- четвертого направления m второго направления,в4 . — пятого направления, m< — первого аправления.

Коды m„- маршрутной таблицы рассматриваемого 1-го матричного коммутатора по шине 7 канала связи с ЭВМ записываются в регистры 17,,",-17 "блока 6 памяти маршрутов. При этом частотные сигналы, несущие информацию тактовой частоты и кодов номеров каналов 12 -12„„, подаются на входы 7 приемника 13 (см.фиг.7), Полосовые фильтры 60 и 61 соответственно выделяют тактовую частоту и частоту, моделирую1яую импульсы кодов каналов

12„-12 . Частоты с выходов фильтров

60 и 61 выпрямляются детекторами 61 и 63, сглаживаютсй интегрирующими цепями 64 и 65, и на выходе триггеров Шмидта получаем прямоугольные импульсы. На выходе триггера Шмидта

66 получаем импульсы тактовой частоты, на выходе триггера Шмидта 67импульсы кодов номеров каналов 12„—

-12 „. Импульсы тактовой частоты с первого.выхода 68 приемника 13 подаются на первый вход первого распредели теля 14. Потенциал имеется на первых выходах первого 14 и второго 15 распределителей, и в регистр 17„"

964690

10 через открытый элемент И 16„ запи-! сывается от второго выхода 69 приемного блока 13 код влл номера неко:.торого канала передачй из каналов

12л-12,, в регистр 17„". С приходом второго импульса тактовой частоты от первого выхода 69 приемника 13 потенциалы находятся на втором из первых и на первом выходах первого и второго распределителей 14 и 15 устройств соответственно ° При этом через элемент И 16 в регистр 17" записывается код m .,и т.д.

По окончании запйси кодов вл;в,„л ьйпульсы тактовой частоты переключают посредством импульса с второго выхода ,первого распределителя 14 второй рас,. пределитель 15 и на его втором выхо- де появляется потенциал, т.е. осуществляется запись кодов m <-m врегистры 17„ »17 и т.д. до окончательной записи всех кодов m m „„в регистры 17" -17" . ЭВМ периодически

Wt обновляет информацию, записанную в регистрах 17,", -17 в связи с происходящими изменения™ми в структуре сети связи.

Рассмотрим процесс установления соединений в i-м предлагаемом многоканальном матричном коммутаторе при поступлении сообщений от информационных блоков 1„ -1н. Слово сообщения имеет вначале команды "Начало текста" и "Адрес назначения" сообщения, а в конце - команду "Конец текста".

Пусть, допустим, согласно вре-. менных диаграмм (см.фиг.8), поступает сообщение от информационного блока 1л на соответствующий первый вход 31 блока 3 предварительной коммутаций и через открытый элемент И

21 и элемент ИЛИ 4 на первый вход 19 блока 5 управления. При этом в блоке

3 предварительной коммутации (см. фиг.4) сообщение поступает в регистр

321сдвига и последовательно (посимвольно) в него записывается. По команде "Адрес назначения" (при полной ее записи в регистр 32л) сработает первый дешифратор ЗЗл, на одном из его N-1 выходов появляется потенциал и через первый элемент ИЛИ

35 подается на первые входы первых элементов И Зб л-36 и первый вход : второго элемента И 40л °

Если заняты или неисправны все каналы 12л-12 передач,т.е. на всех

® входах 29 -29> или 30„»30щ есть по тенциал, то на дешифраторе 24 будет набор нулей, на выходах дешифратора

24 не будет потенциала, и сработает ,второй элемент И 23, то. на его.выхо«

6S,де 27 будет потенциал, т.е. это свиВ блоке 5 управления сообщение поступает в регистр 20 (см.фиг.3), аналогично как и в регистр 32„блока 3 коммутации. На команду "Адрес назначения" сработает первый дешифратор

21, и на одном из его выходов, соответствующем номеру j адреса назначения многоканального матричного ком« мутатора, которому адресовано сообщение, появляется потенциал, который подается на первые входы соответствующих первых элементов И 22 (код х на временных диаграммах фиг. 8) . T.е., если допустим потенци-. ал на втором выходе дешифратора 21, то он подается на элементы И 2, вторые входы которых соединены с вторыми входами 18„-18 блока 5 уп,равления. Тогда коды, записанные в регистрах 17 -17,.подаются от выхо-. дов 18 л-18> (код у на временных диа.граммах фиг.8) через соответствующие

1О открытые элементы И 22, элементы ИЛИ

25 на входы 47 -47,"„ схемы 26 выбора, т.е. на входы узла 26 выбора подаются коды п л — m, несущие информацию, сколько промежуточных матричных ком)5 мутаторов на сети связи находятся при . передаче j-му коммутатору по. направлению каналов 12 -12 . Узел 26 выбора (см.фиг.5):выбйрает направление со-. гласно приоритетной записи кодов

2О ф 1 -щ у. Т е. если нет сигналов на соответствующих первых входах 29 и

30л потенциалов (исправлен и незайят канал 12Л), то будет выбран код щи, если есть сигнал на входах 29„ или

25 30л, то будет выбран код m, если есть сигнал на вход 29л или 29 или

30„ или 30, то будет выбран код щ и т.д. Это происходит вследствие того, что при наличии потенциалов на входах 29л или 30 на соответствующие входы элементов И 22 будет подан запрет, и код.в „ не будет подан на входы 47 л -47 к узла 26 выбора.Каждый

4 элемент .ИЛИ 481 объединяет. входы 471 -47>, т.е. на элементах ИЛИ 48, З5:48„„и элементах И 50„ -50„„ реализова на известная схема приорйтета выбора, т.е.,если есть сигнал на выходе элемента И 50л, то он запрещает срабатывание элементов И 50 -20„, если нет

40 сигнала на выходе элемента И 50 q (есть потенциал на входе 23л или 24) то есть сигнал на выходе элемента И

50<, который запрещает срабатывание элементов И 50 -50,„, и т.д. Разреша45 юа ий потенциал с выхода элемента И

50„. поступает на вторые входы вторых элеглентов И 51„, и выбранный код жн подается через элементы H3IN 51<-51к (к - число разрядов кода) на:выходы

5р;52л-52„ узла 26 выбора.

Такйм образом, из m направлений выбрано для передачи сообщений не.которое i-е направление по каналу

12„ и j-му коммутатору. Второй де55 .шифратор 24 блока 5 управления дешйф.рирует код m< и íà его выходе будет ;потенциал..964690

I детельствует о необходимости выдачи отказа информационному блоку 1» из,за невозможности установления соеди-: нения. ,Сигнал от первого выхода 28„ (а .согласно временных диаграмм фиг. 8 от первого выхода 28.) блока 5 управления. подается на соответствующий втэрой вход 28„ (или 28 согласно временных диаграмм фиг.8) блока 3 коммута-, .ции. При этом учитывая, что в блоке.

3 коммутации при приходе сообщения по входу 31» сработал первый дешифратор 33 и на выходе элемента ИЛИ

35» есть потенциал, то сработает первый элемент И 39„"-(или И 39» согласно фиг.8), потенциал с выхода которого приводит триггер 39„. в единичное состояние, и, тем самым, устанавливается соединение для передачи сообщения от информационного блока 1< на вход 31» через регистр 32, третий элемент И,41», четвертый элемент

ИЛИ 38„, третий выход 44 блока 3

» 1 коммутации на передающий блок 11„и от него к каналу 12 передачи сообщений (или на временных диаграммах фиг.0 передачи 12 к каналу от выхода Я4» блока 3 коммутации). Кроме того, потенциал с выхода триггера

39 » подается на вход третьего .элемейта ИЛИ 37», и на четвертом выходе 46 блока 3 коммутации будет потенциал, который подается на четвер" тый вход 34 блока 5 управления,что свидетельствует о том, что канал 12 занят передачей и выбран для передачи очередного поступившего сообщения

"Быть не может". По окончании передачи сообщения от информационного блока 1», на команду "Конец текста" сработает второй дешифратор 31» и сбросит триггер 39„ (триггер. 39") в исходное нулевое состояние, тем самым будет„ закрыт элемент И 41"(элемент И 41 ) и не будет потенциала на выходе 46» (выходе 46 ) блока 3 коммутации.

Если все направления 12»-12„,„ заняты, то приходит импульс по входу

27 блока 3 коммутации, сработает эле мент И ° 40„и на первом выходе 42» бло ка 3 коммутации будет потенциал, который подается на вход информационного блока 1„, и информационный блок

1 » пцерывает передачу сообщения ввиду занятости данного i-ro многокана льного"матричного коммутатора для сети связи.

Следует отметить, что во время передачи сообщения срабатывает также первый элемент ИЛИ 36», на втором выходе 43„ блока 3 коммутации будет потенциал, который закрывает элемент

И 2», и информационная часть сообщения не проходит на блок 5 управления Ha временных диаграммах фиг.8 показано также, что во время передачи, сообщения от информационного блока

1 по каналу 12 приходит сообщение от информационного блока 1 „, и блок

5 управления выбирает код m, т.е. с выхода 444 блока 3 коммутации передает данное сообщение через передающий блок 114 по каналу 124 и соседнему многоканальному коммутатору на сети связи. Показано также, что приходит сообщение от информационного

10 блока 1 и передается по каналу 12р.

При выходе из строя направления йередач по каналу 12„„от шины 8 к ЭВМ передается код неисправности o(..

Технико-экономическую эффектив15 ность предлагаемого устройства по отношению к известному возможно оце-нить следующим образом.

Пусть время задержки сообщений в элементах памяти известного устройства оценивается величиной ul».

Вероятность образования "петли" на сети при работе известных устройств оценивается величиной Р» а вызванная этим дополнительная за25 держка сообщения — величиной Р Т, где Т вЂ” среднее время доставки сообщения на маршруте, содержащем п коммутаторов.

Если среднее время задержки сообЗ0 щения в предлагаемом многоканальном коммутаторе в связи с занятостью всех каналов обозначим величиной Ф, то эффективность предлагаемого коммутатора по отношению к известному возможно оценить формулой

+ (у

40 Формула изобретения

Многоканальный матричный коммутатор, содержащий информационные блоки, выходы которых соединены с первыми

45 входами блока предварительной коммутации, первые выходы которого соединены с первыми входами элементов И, элемент ИЛИ и передающие блоки, первые выходы которых подключены к каналам передачи сообщений, о т л ич а ю шийся тем, что, с целью повышения быстродействия коммутатора, в него введены блоки контроля, блок памяти,.передатчик телесигнализации и управляющие шины, вход блока памяти подключен к первой управляющей шине, выходы - к первым входам блока управления, первые и. второй выходы блока управления соединены соответственно -с вторыми и третьим

60 входами блока предварительной коммутации, вторые и третьи выходы которого соединены соответственно с вторыми входами блока управления и входами соответствующих передающих

65 блоков, первые и вторые выходы кото13

9б 4690 рых соединены с первыми и вторыми входами соответствующих блоков контроля, выходы блоков контроля соединены с третьими входами блока управления и входами передатчика телесиг- нализации, выход которого подключен, 5 к второй управляющей шине, третьи выходы блока предварительной комму.тации соединены с входами информаци.онных блоков, выходы которых соединены с вторыми входами элементов И, 10 выходы которых через элемент ИЛИ соединены с четвертым входом блока управления.

2. Коммутатор по и ° 1, о т л ич а ю шийся тем, что блок управления содержит регистр сдвига, .дешнфраторы, элементы И, ИЛИ и узел выбора приоритетного направления, -выход регистра сдвига через первый дешифратор соединен с первыми входами соответствующих первых элементов

И выходы которых соединены с входами соответствующих элементов ИЛИ, выходы элементов ИЛИ соединены с со- ответствующими входами узла выбора приоритетного направления, выходы которого через второй дешифратор соединены с первыми выходами блока управления и входами элемента И, выход которого соединен с вторым выходом блока управления, вторые, третьи и четвертые входы первых элементов И и вход регистра сдвига подключены соответственно к первым,вторым,.третьим и четвертому входам блока управления.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

В 595704, кл.6 08 С 15/06(1976.

2. Лазарев В.Г. и Саввин Г.Г.

Сети связи., управление и коммутация. М., "Связь",,1978, с.107.

3. Авторское свидетельство СССР

Р 708387, кл.G 08 С 15/06, 1977 (прототип) .