Устройство для подсчета числа двоичных единиц
Патент 966700
Авторы
Устройство для подсчета числа двоичных единиц
Иллюстрации
Реферат
(54) УСТРОЙСТВО ДЛЯ ПОДСЧЕТА ЧИСЛА ДВОИЧНЫХ ЕДИНИЦ
Устройство относится к автоматике и вычислительной технике и может быть использовано для контроля двоичных чисел по модулю 3 (?) .
Известны устройства для определения количества единиц в двоичном чис-. ле, содержащие счетчики, триггеры, логические элементы 51).
Недостатком их является низкое . быстродействие и невозможность подсчета числа единиц по модулю 3.
Наиболее близким к предлагаемому изобретению является устройство параллельного счета числа единиц в t5 двоичном числе, содержащее регистр . полусумматоры, логические элементы.
Выходы разрядов исходного числа подключены на входы полусумматоров 1 каскада, выходы полусумматоров 1 каскада подключены на входы полусумматоров второго и т.д. (2 j.
Недостатком их является невозмож- ность подсчета единиц двоичного числа по модулю 3 или 2.
Цель изобретения - расширение функциональных возможностей устрой- ства за. счет обеспечения возможности подсчета по модулю три или два.
Поставленная цель достигается тем, что в устройство для подсчета числа двоичных единиц, содержащее группы одноразрядных сумматоров, причем каждые (1+3k), (2+3k),(3+3k) разряды двоичного числа соединены соответственно с входом переноса, первого и второго операндов k-го сумматора, первой группы, где k меняется от нуля до И-3J3, и - количество двоичных разрядов двоичного числа введены группы двухразрядйых сумматоров, количество групп которых равно количеству групп одноразрядных сумматоров, а их количество в каждой группе равно количеству одноразрядных сум3 9667 маторов предыдущей группы сумматоров> и группы элементов И, количество которых и количество элементов И в ° группе совпадает с количеством одноразрядных сумматоров соответствующей группы, причем управляющий вход устройства соединен с первыми входами элементов И всех групп, выход суммы и переноса каждого одноразрядного сумматора всех, групп соединен соот- 10 ветственно с входом первого разряда первого операнда и входом первого разряда второго операнда соответствующего двухразрядного сумматора соответствующей группы, выход пере- 15 носа каждого одноразрядного сумма- . тора всех групп соединен с входом второго разряда первого операнда со- ответствующего двухразрядного сумматора соответствующей группы и с 20 вторым входом .соответствующего эле- мента И соответствующей группы, выход каждого элемента И всех групп соединен с входом переноса соответствующего двухразрядного сумматора соответствующей группы, выходы сумм первого и второго разрядов каждого нечетного двухразрядного сумматора
i-й группы соединены соответственно с входами переноса и первого операнда соответствующего одноразрядного сумматора (i+1)-ой группы, выходы сумм первого и второго разрядов каждого четного двухразрядного сумматора i-й группы соединены соответственно с входом второго операнда.соответствующих одноразрядных сумматоров (i+1}-й и (i+2)-й групп, выход суммы и переноса одноразрядного сумматора. последней группы являются выходами устройства.
На чертеже изображена функциональная схема устройства..
Устройство содержит одноразрядные сумматоры 1 первой группы, двухразрядные сумматоры 2 первои группы двух4S разрядных сумматоров, одноразрядные сумматоры 3 второй группы, двухразСумматор 1
00 4 рядные сумматоры Ч второй группы, одноразрядные сумматоры 5 третьей группы, двухразрядные сумматоры 6 третьей группы, одноразрядные сумматоры 7 четвертой группы, двухразрядные сумматоры о четвертой группы, одноразрядный сумматор 9 пятой группы, группы элементов И 10.
Входы Al, 81, A2, 82, Sl, S2 и Р, соответственно, означают вход первого разряда первого операнда, вход первого разряда второго операнда, вход второго разряда первого операнда, вход, второго разряда второго операнда, первый разряд суммы, второй разряд суммы и перенос.
На входы Аl, 81, P сумматоров 1 подключены выходы разрядов исходного числа. Выходы Sl сумматоров 1 подключены на входы Al сумматоров 2.
Выходы Р сумматоров 1 подключены на входы 81 и Аl сумматоров 2, Выходы
Sl и S2 сумматоров 2 подключены на входы Р, Al, Bl сумматоров 3, а также сумматоров 5 и т.д.
- Выходы двух последних сумматоров подключены на входы сумматора 9. На первые входы всех элементов И 10 подключен управляющий вход устройства. На вторые входы всех элементов
И 10 подключены выходы переносов сумматоров 1,3...
Устройство работает следующим образом.
8 режиме счета числа единиц по модулю 3 на управляющий вход устройства подается нулевой управляющий сигнал.
На выходах каждого из сумматоров 1 образуются двоичные коды (с весами
51 -".l, Р - "2н) числа единиц, содержащихся в трехразрядных группах, на которые разбито исходное число и которые подключены на входы сумматоров 1. На входах 51, S2 каждого из сумматоров 2 (как видно иа схемы) вырабатываются следующие сигналы в зависимости от сигналов на входах.
Сумматор 2
Входы
Р Al Bl
0 О 0
0 0
0 1 0
1 0 0 1 0 0 0 l 0
1 0 0 1 0 0 0 1 0
Выходы
51 Р
0 0
Входы Выходы
P Аl 81 А2 82 Sl 52
0 0 0 0 0 0 0
966700
Сумматор 2 .
Сумматор 1
Входы
О 1 1
Выходы
Входы
Выходы
О 1
О О 1 l О 1 1
О 1 О О (О l О
О О 1 1 О 1
О О 1 О 1 1
1 О О
1 О
1 0 1 О 1
1 1 О
О 1
1 1 1 I 1 О 1 .1. 1 О О О
Таким образом, на выходах Sl и S2 каждого из сумматоров 2 число единиц равно сумме по модулю три числа единиц на входах соответствующего сумматора 1, т.е. О, 1 или 2.(веса выходов Sl и S2 равны 1). Выходы Sl, S2 сумматоров 2, сгруппированные по три, подключены на входы сумматоров
3. Выходы Sl, P сумматоров 3 подключены аналогично сумматорам 1 на входы сумматоров 4.
Следовательно, на выходах S.l и S2 каждого из сумматоров 4 число единиц равно сумме по модулю 3 числа единиц на входах соответствующего сумматора 3 (веса выходов равны "!").
Таким образом, на входах 51, S2 сумматоров последних каскадов число единиц также равно сумме по модулю 3 единиц, содержащихся, во всех разрядах.
Сумматор 1
Выходы
Входы
Выходы
Входы
S1 P Р Аl . Вl А2 В2 Sl .S2
О О
1 О
1 О
0 1
О О О О О О О
О 1 О О О l О
О 1 О О О 1 О
1 О 1 1 О О О
1 0 О 1 О О О 1 О
1 О 1 1 0 О О
0 1
1 1 0 О 1
1 О 1 1 О О О
1 1 1 1 О 1 О
Выходы 51 и S2 сумматоров 2, сгрупт пированные по три, подключены на входы сумматоров 3, выходы 51, P сумматоров 3 подключены аналогично сумматорам 1 на входы сумматоров 4.
1 1 1 . 1.
Таким образом, на выходах Sl и S2 каждого из сумматоров 2 число единиц равно сумме по модулю два числа едиИ ,ниц на входах соответствующего сумматора 1, т.е. О, 1 или 2 (веса выходов Sl и S2 равны "!") .
P Аl Вl . Î О О
О О
0 1 О
О 1 1
1 О 0
1 О 1 исходного двоичного числа. Эти выходы подключены на входы сумматора
9. На его выходах S u P образуется двоичный код упомянутой суммы.
В режиме счета числа единиц по модулю два на элементы И 10 подается единичный управляющий сигнал.
На выходах Sl, P каждого из сумматоров 1 образуется двоичный код (с весами Sl - "1", P - "2") числа еди- ниц, содержащихся в трехразрядных группах, на которые разбито исходное число и которые подключены на входы сумматоров 1. На выходах 51, S2 каждого из сумматоров 2 вырабатываются следующие сигналы в зависимости от сигналов на входе (сигнал переноса сумматоров 1 проходит через элементы И 10 без изменения).
Сумматор 2
9667
Формула изобретения
Следовательно, на выходах S1 и S2 каждого из сумматоров 4 число единиц .равно сумме по модулю два числа единиц на входах соответствующего сумматора 3 (веса выходов равны "1"), Следовательно, йа выходах S1, S2 сумматоров последних групп число едй ниц также равно сумме по модулю два единиц, содержащихся во всех разря-. дах исходного двоичного числа. Эти 16 выходы подключены на входы .сумматора 9. Ha его выходе S образуется двоичный сигнал упомянутой суммы.
Данное устройство образует: код по модулю три (два ) числа единиц, содержащихся в исходном двоичном числе, т,е. функциональные возможности. его выше.
При этом, в отличие от известных последовательных устройств счета еди. 20 ниц по модулю три (счетчики, распределители 1 устройство является значительно более быстродействующим.
Кроме того, устройство параллельного счета - более надежно и помехо- 25 . устойчиво по сравнению с последова- . тельными устройствами счета.
Устройство для подсчета числа двоичных единиц, содержащее группы одноразрядных сумматоров, причем каждые (1+3k) â€, (2+:3k)-, (3+3k)-е разряды двоичного числа соединены соответственно с входом переноса первого и второго операндов k-ro сумматора первой группы, где к меняется от нуля до Ь-3 3, и - количество двоичных разрядов двоичного числа, о тл u а ю щ в е с я тем, что, с целью расширения функциональных возможностей устройства за счет обеспе-, чения возможности. подсчета числа единиц по Модулю, в устройство введены группы двухразрядных сумматоров, ко личество групп которых равно количеству групп одноразрядных сумматоров, а
00 . 8 их количество в каждой группе равно количеству одноразрядных сумматоров предыдущей группы и группы элементов И, количество которых и количество элементов И в группе совпадает с количеством одноразрядных сумматоров соответствующей группы,. причем управляющий вход устройства соединен с первыми входами элементов И всех групп, выход суммы и переноса каждого-одноразрядного сумматора scex групп соединен соответственно с входом первого разряда первого операнда и входом первого разряда второго операнда соответствующего двухразрядного сумматора соответствующей группы, выход переноса каждого одноразрядного сумматора всех групп соединен с входом второго разряда первого операнда соответствующего двухразрядного сумматора соответствующей группы и с вторым входом соответствующего элемента
И соответствующей группы, выход каждого элемента И всех групп соединен со входом переноса соответствующего двухразрядного сумматора соответствующей группы, выходы сумм первого и второго разрядов каждого нечетного двухразрядного сумматора i-й группы соединены соответственно с входами переноса и первого операнда соответствующего одноразрядного сумматора (i+1)-й группы, выходы сумм первого и второго разрядов каждого четного двухразрядного сумматора -ой группы соединены соответственно с входом второго операнда соответствующих одно" разрядных сумматоров (i+1)-й и (i+2)-й групп, выход суммы и переноса одноразрядного сумматора последней группы являются выходами устройства.
Источники информации, принятые во внимание при экспертизе
1. Авторское свидетельство CCCP
И 716041, кл. G 06 F 11/00, 1980.
2. Авторское свидетельство СССР
У 726526, кл. G 06 F 5/02, 1980 (прототип).