Устройство для моделирования упругого гистерезиса

Устройство для моделирования упругого гистерезиса

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

AÍÈE„„

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6I ) Дополнительное к авт. свид-ву(22) Заявлено 72. 12.80 (21) 3261523/18-24 с присоединением заявки РЙ (23) Приоритет (5! )М. Кд.

G 06 6 7/48

Вкударстееииый квинтет

СССР

h0 делен изобретений и открытий (53) УЙК 681.335 (088. 8) Опубликовано 15. 10. 82. Бюллетень М 38

Дата опубликования описания 15. 10.82

1

В. А. Вьюжанин, Е. И. Давыдов и А. К. Мартанов .. (72) Авторы изобретения с

Куйбышевский ордена Трудового Красного Знамени"" . авиационный институт им.акад. С.П.Королева (71) Заявитель (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ УПРУГОГО

ГИСТЕРЕЗИСА

Изобретение относится к аналоговой. вычислительной технике и может быть применено при решении на аналоговых вычислительных машинах задач теории колебаний, динамики и прочности конструкций.

Известно устройство для моделирования упругого гистерезиса, содержащее два интегратора, блок нелинейности, блок выделения модуля, инвертор, блок умножения, клич и блок фиксации нуля и сброса (1 ).

Недостатком устройства является наличие постоянной составляющей в выходном сигнале, что сказывается на точности моделирования.

Наиболее близким к предлагаемому изобретению является устройство для моделирования, содержащее первый и второй интеграторы, каждый из которых содержит операционные усилители, масштабные резисторы, ключи, конденсатор. Выход операционного усилителя перъого интегратора через блок задания нелинейности соединен со входом инвертора, выход которого подключен к первому входу блока

5 выделения модуля, второй вход которого связан с выходом блока нелинейности, а выход блока выделения модуля соединен с первым входом блока умножения, выход которого подключен к входу второго интегратора. Устройство содержит также блок фиксации нуля, вход которого соединен с входом первого интегратора, являющимся входЬм устройства, и с вторым входом блока умножения, а выход — с входом управляемого источника напряжения и с управляющим входом ключа, информационные вход и выход .которого соответственно подключены к выводам конден20 сатора первого интегратора. Выход упЬ равляемого источника напряжения соединен с управляющими входами кличей во входных цепях интеграторов f ? ).

966708

35

Наличие в этом устройстве блока выделения модуля и блока умножения, обладающих сравнительно низкой точностью, а также выходного интегратора, который интегрирует ошибку выполнения всех предыдущих операций, существенно снижает точность моделирования петли гистерезиса.

Цель изобретения — повышение точности моделирования упругого гистерезиса °

Поставленная цель достигается тем, что в известное устройство для моделирования упругого гистерезиса, содержащее операционный усилитель, в цепь обратной связи которого включены параллельно соединенные интегрируюший конденсатор и ключ сброса, а во входной цепи - первый и второй масштабные резисторы, первые выводы которых объединены и являются входом устройства, первый ключ, информационный вход которого подключен к второму выводу первого масштабного резистора, выход первого ключа и второй вывод второго масштабного резистора объединены и подключены к входу операционного усилителя, последовательно соединенные блок фиксации нуля и управляемый источник напряжения, выход которого подключен к управляющему входу первого ключа, вход блока фиксации нуля подключен к входу устройства, и блок нелинейности, вход которого подключен к выходу операционного усилителя, введены сумматор с запоминанием, выход которого являет5

45 го

1 рого ключа подключен к выходу управляемого источника напряжения, а управляющий вход сумматора с запоминанием подключен к выходу цепи управления сумматором с запоминанием.

Кроме того, сумматор с запоминанием содержит операционный усилитель, в цепь обратной связи которого включен интегрирующий конденсатор, масштабный резистор, ключ и два форсирующих звена, входы которых являются соответственно первым и третьим информационными входами сумматора с запоминанием, выходы форсирующих звеньев объединены, подключены к информационному входу ключа, к первому выводу. масштабного резистора и являются вторым информационным входом сумматора с запоминаниеи, управляющий вход ключа является управляющим входосл сумматора с запоминанием, а выход ключа подключен к входу операционного усилителя, выход которого подключен к второму выводу масштабного резистора и является выходом сумматора с запоминанием.

Цепь управления сумматором с запоминанием содержит последовательно соединенные реле и коммчтирующий диод, анод которого через - зарядный: конденсатор подключен к шине нулевого потенциала, а катод явпяется входом-выходом цепи управления сумматором с запоминанием.

На фиг. 1 представлена функциональная схема устройства для моделирования упругого гистерезиса; на фиг. 2 - принципиальная схема блока ся выходом устройства, последовательно соединенные цепь управления сумматором с запоминанием и элемент задержки, последовательно соединенные гретий масштабный резистор и второй ключ „и а нало говый запоми нающий блок

I выход блока нелинейности подключен к первому информационному входу сумматора с запоминанием и к второму выводу третьего масштабного резистора, выход второго ключа подключен к второму информационному входу сумматора с запоминанием, выход которого подключен к информационному входу аналогового запоминающего блока, выход которого подключен к третьему информационному входу сумматора с запоминанием, управляющие входы аналогового запоминающего блока и ключа сброса объединены и подключены к выходу элемента задержки, управляющий вход вто40

55 фиксации нуля, управляемого источника напряжения и конструкция цепи управления сумматором с запоминанием; на фиг. 3 - эксперим нтальная зависимость f(f); на фиг. 4 - полученная петля гистерезиса; на фиг. 5 - временная диаграмма работы цепей управления.

Устройство моделирования упругого гистерезиса содержит операционный усилитель 1, ключи 2, 3 и 4, масштабный резистор 5, интегрирующий конденсатор 6, блок 7 нелинейности, сумматор 8 с запоминанием, аналоговый запоминающий блок 9, масштабные резисторы 10 и 11, блок 12 фиксации нуля, управляемый источник 13 напряжения,цепь 14 управления сумматором с запоминанием, элемент 15 задержки.

Сумматор с запоминанием 8 содержит операционный усилитель 16, ин708

Проинтегрировав исходную систему уравнений, приведем ее к виду, удобному для моделирования

5 966 тегрирующий конденсатор 17, масштабный резистор 18, ключ 19, два форсирующих звена 20 и 21, каждое из которых содержит параллельно включенные резистор 2? и конденсатор 23. 5

Аналоговый запоминающий блок 9 содержит операционный усилитель 24, интегрирующий конденсатор 25, масштабный резистор 26, ключ 27, форсирующее звено 28, состоящее из параллельно соединенных резистора 29 и конденсатора 30.

Элементы 1,5 и 6 представляют собой интегратор 31.

Блок фиксации нуля 12 содержит операционный усилитель 32, резисторы 33-44, диодь| 45 и 46, конденсатор

47 и транзисторы 48-51.

Цепь управления сумматором с запоминанием 14 (на фиг.3 обведена жир- 2О ной линией) содержит реле 52 с группой контактов 53 коммутирующий -диод

54, зарядный конденсатор 55

На фиг. 3 обозначены реле 56 с группами контактов 57 и 58, реле 59 с -группами контактов 60, 61 и 62, реле 63 с группой контактов 64, реле

65 с группой контактов 66, группа контактов реле Рп 67 и тумблер 68.

На основании теории упругопласти" 30 ческих деформаций и параллельно-последовательной динамической модели.упругого гистерезиса Ишлинского математическую модель упругого гистерезиса при циклических деформациях можно представить в следующем виде где Q = G(t) —. напряжение в конст- 4в рукции;

a= E(t) - приращение деформации конструкции;

СИ ) - текущая жесткость конструкции. 45

Приращение деформации определяется следующим о разом: (К= ОА а,"-)I

Исходное состояние схемы устройства соответствует. этапу моделирования начального участка петли. В

55 исходном состоянии коэффициент передачи интегратора 31-, образованного элементами 1, 5 и 6, и коэффициент передачи по первому входу сумматора с где t< — момент времени, соответствующий =О.

Первое дифференциальное уравнение описывает начальный участок петли гистерезиса при движении из точки покоя, а второе - восходящие и нисходящие ветви петель замкнутого типа.(), Х(.) ° о- - л

G(+.„)+2у(/ъ ), q,+ где f (6. - экспериментальная функция (фиг. 2);

0(t„ )- напряжение в конструкции, соответствующее моменту причем О (t )=О, так как движение начинается из точки покоя.

Экспериментальная функция имеет вид 1 ца) = Хе(х )ах.

Таким обоазом, на начальном участке петли гистерезиса значение напряжения в конструкции при любой величине деформации соответствует значению функции f(E ) при э той деформа- ции. Чтобы получить значение напряжения в .конструкции 5+ соответствующее любой точке других участков петли пои любой величине деформации необходимо сложить значение функции f(P ) при этой деформации с величиной напряжения в конце предыдущего цикла деформации O (t<), соответствующей моменту времени t, когда с =О.

Рассмотрим алгоритм работы устройства.

Весь процесс моделирования петли гистерезиса разбивается на три Ос

HoBHblx этапа: моделирование начального участка петли; моделирование нисходящей ветви; моделирование восходящей ветви.

Алгоритм получения выходного сигнала устройства 0 (t) в любой момент времени на любом этапе моделирования реализуется путем суммирования конечного результата предыдущего этапа моделирования с текущим значением некоторой экспериментальной функции f (e)

Указанный алгоритм реализуется в предлагаемом устройстве следующим образом.

966708 8 запоминанием 8 равны единице. Напряжение, соответствующее скорости деформации f, поступает на вход опе,рационного усилителя 1 через масштабный резистор 5 и в блок 12 фиксации нуля. При движении из точки покоя воспроизводится начальный участок петли гистерезиса, описываемый уравнением 0 (й)=1(б) . Напряжение, отражающее деформацию, с выхода интегратора 31 поступает на блок нелинейности 7, настроенный на воспроизведение функциональной зависимости

f91. Сигнал с выхода блока 7 поступает на первый вход сумматора 8 с за- 15 поминанием. На третий вход сумматора

8 с запоминанием поступает напряжение с выхода блока 9. Но поскольку в начальный момент времени на выходе аналогового запоминающего блока 9 на- 20 пряжение равно нулю, то сумматор 8 с запоминанием работает как инвертор входного сигнала и на его выходе напряжение пропорционально функции

f(f). Длительность этого этапа мо- 25 делирования определяется промежутком времени от t=O до t=t, при котором =О.

Для перехода от моделирования начального участка петли к моделиро- 50 ванию нисходящей ветви необходимо сохранить конечный результат последнего этапа. С этой целью в момент времени й=t, когда р =0, сумматор 8 с запоминанием с помощью своего ключа 35

19 переводится в режим запоминания.

После этого осуществляется сброс ин— тегратора 31, а аналоговый запоминающий блок 9 с помощью своего ключа 27 превращается в масштабирующее звено, инвертирующее напряжение, поступающее с выхода сумматора 8 с запоминанием. Затем производится переключение коэффицента передачи интегратора 31 и коэффициента передачи по первому входу сумматора. Они становятся, соответственно, равными

1/2 и 2. Эти новые значения коэффициентов передачи сохраняются неизменными в течение всех последующих эта50 пов моделирования.

В момент времени t > t < по сигналу 4 О производится возврат схемы в рабочее состояние для моделирования нисхОдящей ветви, описываемой уравнением ()= 6 (t„)+ 2

Обратные переключения в схеме также должны производиться в определенной последовательности. Сначала в исходное состояние возвращаются интегратор 31 и блок 9, на выходе которого теперь хранится конечный результат предыдущего этапа моделирования.

После этого возможно возвращение в исходное состояние -.режим суммирования — сумматора с запоминанием. Начинается этап моделирования нисходящей ветви до момента времени t=t при котором Е =О.

При t = t происходит переход от моделирования нисходящей ветви к моделированию восходящей ветви петли, который проводится в той же прследовательности, что и переход от моде- лирования начального участка петли к моделированию нисходящей ветви.

Заключительный этап — моделирование восходящей ветви — длится до момента времени t, при котором снова f =0.

Рассмотрим состав и работу цепей управления.

Схема управляемого источника напряжения выполнена на реле 65 и 56, 59 и 63 (фиг.2), Одна группа контактов реле 65 используется в качестве ключа 3 в цепи обратной связи интегратора 31, а вторая — в качестве ключа 27 во входной цепи блока 9. Контакты реле 63 используются в качестве ключей 2 и 4, соответственно, в цепях управления коэффициентом передачи интегратора 31 и коэффициентом передачи по первому входу сумматора 8 с запоминанием, Реле 56 и 59 являются вспомогательными и служат для блокировки срабатывания основных реле 65 и 63 в момент времени t=O при g =О. 8ведение цепи 14 управления сумматором с запоминанием вызвано необходимостью выработки специального. сигнала управления ключом сумматора, отличающегося длительностью и временным сдвигоы от управляющих сигналов других ключей. Исходя из рассмотренного алгоритма моделирования петли упругого гистерезиса, можно следующим образом сформулировать задачу цепи 14 управления сумматором с запоминанием: обеспечить опережение срабатывания ключа 19 сумматора 8 с запоминанием, переводящего его в режим запоминания, в первый момент перехода от одного этапа моделирования к другому, и запаздывание срабатывания этого ключа в конце перехода по сравнению с мо9 966708 10 ментом срабатывания остальных ключей тельно, задержка сброса ключа 3 и клю схемы. ча 27. Реле 65 срабатывает. Его конБлок 13 содержит реле 56, 59 и 63 такты (ключ 3 замыкают цепь обратI блок 15 - контакты 53 и реле 65. ной связи интегратора 31 и сбрасываНа диаграмме напряжений фиг.5 вве-, 1 ют его в нулевое положение а контак1 дены следующие обозначения". U>>- на- ты (ключ 27) замыкаются и соединяют, пряжение, пропорциональное скорости вход ОУ 24 с его входной цепью прев1 ращая блок 9 в масштабное звено. Одновременно через контакты 66 запитыпринципиальной электрической схемы 10 вается реле 63. Время перехо н переходного иг. . процесса замыкания контактов 66 дает

Схема цепей управления работает некоторую задержку 1 переднего фронследую им об азом. ду щ образом. та импульса, поступаощего на обмотку

В исходном положении ключи 2, 3 питания реле 63. Реле 63 срабатывает и 27 разомкнуты, а ключи 4 и 19 зам- И и своими контактами самоблокируется. кнуты. При подаче сигнала на вход При этом его контакты (ключ 2 ) (переклока 2 фиксации нуля при f =0 фор- лючают коэффициент передачи интеграмируются импульсы отрицательной по- тора 31, устанавливая его равным 1/2> лярности. От первого же импульса, а контакты (ключ 4) переключают коэфпоступающего с выхода блока 12, сра- 20 фициент передачи по первому входу батывает реле 56 блока и своими кон- сумматора 8 с запоминанием, устанавтактами 57 самоблокируется. Одновре- ливая его равным . После окончания менно эта же группа контактов разры- управляющего импульса с выхода блока вает цепь питания реле 65 и 52 .а 12 обесточивается реле 65. При этом другая контактная группа 58 реле 56 2s в исходное состояние возвращается инзамыкает цепь 59 литания реле. Реле 59 тегратор 31 и блок 9. Конденсатор 55 срабатывает и своими контактами 60 начинает разряжаться через обмотк са моблокируется.При этом группа его реле 53. Постоянная времени цепи раэУ контактов 61 замыкается и подготав- ряда конденсатора С обеспечивает заливает цепь питания реле 65 и 52, а щ держку заднего фронта импульса, запидругая группа. 62 размыкается и разры- тывающего реле 52. После окончания вает основную цепь питания реле 56. этого импульса реле 52 обесточиваПосле окончания импульса с выхода ется и сумматор с запоминанием 8 воэблока 12, реле 56 обесточивается и вращается в исходное состояние. Полего контактные группы возвращаются в ный возврат цепей управления в исходисходное состояние. При появлении на ное положение осуществляется при развыходе блока 12 следующего импульса мыкании контактов 67 реле пуска

У в момент времени й=й„ происходит бы- срабатывающего от кнопки "Пуск" А8М. стрый заряд конденсатора 55 цепи При ненулевых начальных условиях управления сумматором с запоминанием 4О по, Е и 0 блокировка цепей восер з малое внутреннее сопротивле- произведения начального участка петние коммутирующего диода 54, откры- ли гистерезиса осуществляется с потого для отрицательного управляющего мощью тумблера 68,.замыкают цепь пиимпульса с выхода блока 12. Реле 52 тания реле 59 и 63, обеспечивая перексрабатывает и включает цепь сброса лючение коэффициента передачи ининтегратора 31 и блока 9. Через его тегратора 31 и коэффициента передаконтакты 53 замыкается цепь питания чи по первому входу сумматора с зареле 65. Одновременно контакты реле поминанием и подготовку цепи пита-

52 (.ключ 19) размыкаются, отключают ния реле 65.. вход операционного усилителя (ОУ ) 16 Устройство позволяет моделировать сумиатора с запоминанием от его вход- динамику систем с упругим гистерезиных цепей и переводят сумматор S с сом при действии циклических дефорзапоминанием в режим запоминания маций различной амплитуды. При этом сигнала, который находился на вы- полученные петли гистерезиса всегда ходе.ОУ. За счет времени переходно- симйетричны относительно начала кого и роцесса замыкания контактов обе- ординат (точки покоя). Система с

И спечивается задержка переднего фрон- упругим гистерезисом в общем случае та импульса, который поступает на должна исследоваться только при двиобмотку питания еле 65 и у питания реле 65 и, следова- . жении из состояния покоя ввиду неод-!

966708

12 нозначности зависимости напряжения в конструкции от деформации и скорости деформации. Однако схема устройства, в принципе, допускает установку любых начальных условий по этим па- 5 раметрам, если известна вся история предыдущих нагружений.

Формула изобретения

1. Устройство для моделирования. упругого гистерезиса, содержащее операционный усилитель, в цепь обратной связи которого включены параллельно соединенные интегрирующий конденса- 15 тор и ключ сброса, а во входной цепипервый и второй масштабные резисторы, первые выводы которых объединены и являются входом устройства, первый ключ, информационный вход которого щ подключен к второму выводу первого масштабного резистора, выход первого ключа и второй вывод второго масштабного резистора объединены и подключены к входу операционного усилителя,25 последовательно соединенные блок фиксации нуля и управляемый источник напряжения, выход которого подключен к управляющему входу первого ключа, вход блока фиксации нуля подключен к 5р входу устройства, и блок нелинейности, вход которого подключен к вы" ходу операционного усилителя, о т— л и ч а ю щ е е с я тем, что, с целью повышения точности моделирования, в него введены сумматор с запоминанием, выход которого является выходом устройства, последовательно соединенные цепь управления сумматором с запоминанием и элемент задержки, последовательно соединенные третий масштабный резистор и второй ключ, и аналоговый запоминающий блок, выход блока нелинейности подключен к первому информационному входу сумматора с запоминанием и к второму выводу третьего масштабного оезистора, выход второго ключа подключен к второму информационному входу сумматора с запоминанием, выход которо50 го подключен к информационному входу аналогового запоминающего блока, выход которого подключен к третьему информационному входу сумматора с запоминанием, управляющие входы аналогового запоминающего блока и ключа сброса объединены и подключены к выходу элемента задержки, управляющий вход второго ключа подключен к выходу управляемого источника напряжения, а управляющий вход сумматора с запоминанием подключен к выходу цепи управления сумматором с запоминанием.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что сумматор с запоминанием содержит операционный усилитель, в цепь обратной связи которого включен интегрирующий конденсатор, масштабный резистор, ключ и два форсирующих звена, входы которых соответственно являются первым и третьим информационными входами сумматора с запоминанием, выходы форсирующих звеньев объединены, подключены к информационному входу ключа, к первому выводу масштабного резистора и являются вторым информационным входом сумматора с запоминанием, упоавляющий вход ключа является управляющим входом сумматора с запоминанием, а выход ключа подключен к входу операционного усилителя, выход которого подключен к второму выводу масштабного резистора и является выходом сумматора с запоминанием.

3. Устройство по п.l, о т л и ч аю щ е е с я тем, что цепь управления сумматором с запоминанием содержит последовательно соединенные реле и коммутирующий диод, анод которого через зарядный конденсатор подключен к шине нулевого потенциала, а катод является входом-выходом цепи управления сумматором с запоминанием.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Ю 398981, кл. G 06 G 7/68, 1972.

2. Авторское свидетельство СССР по заявке Р 2800786/18-24, кл. G 06 G 7/48, 1979 (прототип).

966708 . Составитель Т. Сапунова

Редактор Л. Авраменко Техред И. Рейвес Корректор С. Шекмар

Заказ 7846/67 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Я-35, Раувская наб., д. 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4