Ячейка памяти на мдп транзисторах

Ячейка памяти на мдп транзисторах

Иллюстрации

Показать все

Реферат

 

(7l ) Заявитель (54) ЯЧЕЙКА ПАМЯТИ НА КПП

ТРАНЗИСТОРАХ

Изобретение относится к вычислительной технике, в частности к эапоми». нающим устройствам с использованием полупроводниковых приборов.

Известна ячейка памяти на МДП транзисторах, содержащая три транзистора, соединенных. по стокам, истокам и затворам между собою fi) Недостатком известной ячейки памяти является низкая ее надежность работы при воздействии на нее проникающей ра дна ции.

Наиболее близкой к изобретению яв- . ляется ячейка памяти, содержащая коммутирующий, нагрузочный и ключевой тран-, зисторы, причем исток коммутирующего . транзистора является входом устройства, сток соединен с затвором ключевого транзистора, а затвор - с тактовой шиной и затвором нагрузочного транзисто-. ра, сток которого подключен к шине пи- . . тания, а исток, являкицийся выходом устройства, соединен со стоком ключевого транзистора, исток которого подключен к шине нулевого потенциала 2) °

Недостатком данной ячейки памяти является ее низкая надежность работы при воздействии на нее проникающей радиации, которая вызывает уменьшение порогового напряжения ключевого тран- зистора до отрицательного значения, что нарушает условия запирания ключевого транзистора и приводит к неработоспособности ячейки памяти.

Целью изобретения является повышение надежности ячейки памяти.

Поставленная цель достигается тем, ts что в ячейку памяти вводится ком енси рукиций транзистор, затвор которого соединен с тактовой шиной, а сток и истокс затвором ключевого транзистора.

На фиг. 1 представлена предлагаемая ячейка памяти; на фиг. 2 - диаграммы . работы.

Ячейка памяти содержит коммутирующий транзистор 1, компенсирующий трап

968854

3 зистор 2, нагруэочный транзистор 3, ключевой транзистор 4, вход 5, выход 6, тактовую шину 7, шину питания 8, шину нулевого потенциала 9, узловые емкости

10 и 11.

Работает ячейка следующим образом.

Предположим, что на вход 5 ячейки памяти поступает уровень логической единицы. Во время действия тактового импульса открывается нагрузочный трап- 10 эистор 3, что приводит к зарядке .узловой .емкости 11 и открыванию коммутирующего транзистора 1 и зарядке узловой емкости 10 до уровня входного сигнала. В момент окончания тактового им- 1s пульса коммутирующий 1 и нагрузочный

3 транзисторы закрываются. При этом задний фронт тактового импульса поступает на вход емкостного делителя, образованного емкостью затвор - канал компенсирующего транзистора 2 и узловой емкостью 10. Емкость затвор — канал компенсирующего транзистора 2 имеет величину, сравнимую с узловой емкостью 10 только втом случае,,когда в компенсиру-2 ющем транзисторе 2 существует индуцированный канал, а условием существования канала является превышение напряжения на затворе напряжения на истоке этого транзистора, хотя бы на величину порогового напряжения. Если это условие нарушается, то емкость между затвором и стоком, истоком существенно уменьшается. Таким образом, измерение напря жения на тактовой шине 7 будет передаваться на узловую. емкость 10 только до тех пор, пока напряжение на тактовой шине 7 превышает напряжение на узловой . емкости 10, хотя бы на величину порогового напряжения. Поскольку в данном . случае на узловой емкости 10 запомнен

40 уровень логической единицы, который незначительно отличается от уровня тактового импульса, то к емкостному делителю будет приложено небольшое изменение напряжения, равное разности между уров- " нями напряжения на тактовой шине 7 и уровнем логической единицы на узловой емкости 10. Это изменение напряжения вызовет изменение напряжения на емкости 10. Однако оставшегося напряжения достаточно для поддержания ключевого транзистора 4 в открытом состоянии.

При этом выходная емкость 11 разряжается через открытый ключевой транзистор 4 на шину нулевого потенциа- 55 ла 9 и на выходе 6 ячейки памяти устанавливается уровень логического нуля.

Теперь предположим, что. на вход 5 ячейки памяти поступает уровень логического нуля, равный потенциалу шины нулевого потенциала 9. Во время действия тактового импульса узловая емкость 10 зарядится до уровня логического нуля, а выходная емкость 11 - до уровня логической единицы. В момент окончания

I тактового импульса коммутирующий транзистор 1 закрывается, а к емкостному делителю будет приложено изменение напряжения, равное разности уровня тактовой шины 7 и уровня логического нуля, что вызовет уменьшение напряжения на узловой емкости 10 до отрицательных значений. При этом ключевой транзистор

4- окажется закрытым даже при отрицательных значениях порогового напряжения, а на выходе 6 ячейки памяти останется запомненным уровень логической единицы. Для того, чтобы обеспечить запирание коммутирующего транзистора

1 в случае отрицательных пороговых напряжений, необходимо уровень нуля тактового сигнала сместить в отрицательную область.

Технико-экономическая эффективность изобретении заключается в том, что повышение надежности работы ячейки памяти на МДП транзисторах достигнуто за счет схемотехнического решения при воздействии на эту ячейку проникающей радиации, что позволило значительно сократить габариты аппаратуры в сравнении с известными техническими решениями, используемыми при защите от воздействия проникающей радиации.

Формула изобретения

Ячейка памяти на МДП транзисторах, содержащая коммутирующий, нагрузочный и ключевой транзисторы, причем исток коммутирующего транзистора является входом устройства, сток соединен с затвором ключевого транзистора, а затворс тактовой шиной и затвором нагрузочного транзистора, сток которого подключен к шине питания, аисток,,являющийся выходом устройства, соединен со стоzoM ключевого транзистора, исток которого подключен к шине нулевого потенциала, отличающаяся тем, что, с целью повышения надежности ячейки, она содержит компенсирующий транзистор, затвор которого соединен с

5 968854 6 тактовой шиной, а сток и исток — с за- 1. Авторское свидетельство СССР твором ключевого транзистора. № 570108, кл. 911 С 19/28, 1975.

2. Интегральные схемы на МДП приИсточники информации, борах. М., «Мир, 1975, с. 304 (пропринятые во внимание при экспертизе тотип).

-Ьх

Фх

Составитель B. Вакар

Редактор С. Лыжова Техред Т. Маточка Корректор Н. Король

Заказ 8183/79 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 .Филиал ППП "Патент, r. Ужгород, ул. Проектная, 4