Устройство для извлечения многозначного ответа из ассоциативного накопителя

Устройство для извлечения многозначного ответа из ассоциативного накопителя

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

7О goal р

//= -. г д.Г . (61) Дополнительное к авт. свид-ву(22) Заявлено 10.04.81 (21) 3271614/18-24 с присоединением заявки ¹â€” (23) Приоритет—

Опубликовано 301082. Бюллетень № 40

/00

/00

Государственный комитет

СССР ио делам изобретений и открытий

327 .8) Дата опубликования описания 30,1082

1

В.М.Трусфус, С.Л.Тахаутдинова и Р.Р.Викйухаметов " (72) Авторы изобретения

Казанский ордена Трудового Красного Знамени ациационный институт им.A.Н.Туполева (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИИ МНОГОЗНАЧНОГО ОТВЕТА

ИЗ АССОЦИАТИВНОГО НАКОПИТЕЛЧ

Изобретение относится к запоминающим устройствам.

Известно устройство для извлечения многозначного ответа из ассоциативного накопителя, в котором слова, образующие многозначный ответ, считываются в порядке возрастания (убывания) номера ячейки ассоциативного запоминающего устройства, определяемом цепью очередности (1g.

Недостатком этого устройства является низкое быстродействие.

Наиболее близким техническим решением к изобретению является уст" ройство для извлечения многозначного ответа из ассоциативного накопителя, содержащее входные, выходные и дополнительные МДП-транзисторы и блок выработки признака ответа на МДП-.транзисторах, причем истоки входных транзисторов, стоки выходных транзисторов, затворы дополнительных транзисторов и входы блока выработки признака ответа соединены с соответствующими словарными линиями, затворы выходных транзисторов и стоки дополнительных транзисторов подключены к соответствующим адресным линиям, а истоки дополнительных транзисторов соединены с одноименными адресными линиями опроса, истоки выходных транзисторов подключены к линии нулевого потенциала (2j

5 Недостатком известного устройства является огра..ичение области его применения вследствие отсутствия возможности коммутации ассоциативных накопителей фиксированной емкости с целью создания блочной структуры ассоциативных накопителей большой емкости.

Цель изобретения — расширение oe ласти применения устройства за счет обеспечения возможности коммутации ассоциативных накопителей фиксированной емкости.

Поставленная цель достигается тем, что я устройство для извлечения многозначного ответа из ассоциативного накопителя, содержащее входные, выходные, адресные и информационные

МДП-транзисторы, причем истоки первого и второго адресных транзисторов объединены и являются первым адрес.— ным входом устройства, а стоки соединены с затворами первого и второго выходных транзисторов и являются одними из адресных выходов устройства, истоки третьего и четвертого адрес30 ных транзисторов объединены и явля970470 ются вторым адресным входом устройст ва, а стоки подключены к затворам третьего и четвертого выхоцных транзисторов и являются рцзугими адресными выходами устройства, информационными входами которого являются затворы входных транзисторов с первого по четвертый, истоки выходных транзисторов подключены к шине нулевого по.— тенциала, исток первого входного транзистора соединен со стоками пер- 1О вого и третьего выходных транзисторов и затвором первого информационного транзистора,исток второго входного транзистора подключен к затворам второго информационного и третьего адресного транзисторов и стоку второго выходного транзистора, исток третьего входного транзистора соединен с затворами первого адресного и третьего информационного транзисторов и стоком четвертого выходного транзистора, исток четвертого входного транзистора подключен к затворам второго и четвертого адресных транзисторов и четвертого информационного транзистора, истоки информационных транзисторов соединены с шиной. постоянного потенциала, а стоки объединены и являются информационным выходом устройства, введены коммутирующие и переключающие транзисторы, причем сток каждого иэ коммутирующих транзисдрров, с первого пс четвертый, подключен к истоку соответствующего входного транзистора, затворы коммутирующих транзисторов подключены к стоку первого и ис- 35 току второго переключающих транзисторов, истоки первого переключающего и коммутирующих транзисторов соединены с шиной нулевого потенциала, затвор первого переключающего транзис 4О тора является первым управляющим входом устройства, а затвор и сток второго переключающего. транзистора объединены и являются вторым управляющим входом устройства. 45

На фиг.1 изображеиа принципиальная схема предлагаемого устройства извлечения многоэначного ответа из ассоциативного запоминающего устройства, содержащего, например, четыре слова",на фиг.2 — структурная схема устройства, содержащего, например, 16 слов, организованного на основе идентичных блоков, содержащих четыр-. слова.

Устройство содержит первый-четвертый входные МДП-транзисторы 1.1-1.4, первый 2, второй 3, третий 4 и четвертый 5 адресные МДП-транзисторы, первый б, второй 7, третий 8 и четвертый 9 выходные МДП-транзисторы, первый 10.1, второй 10.2, третий 10.3 и четвертый 10.4 информационные МДПтранзисторы с истоками 11, первый

12.1, второй 12.2, третий 12.3 и четвертый 12.4 коммутирующие транзисторы,. первый 13 и второй 14 переключающие транзисторы.

На фиг.1 и 2 обозначены информационные входы 15- 18 устройства, словарные линии 19-22, адресные входы 23, 24 и выходы 25, 26 устройства, инфор1 мационный выход 27 и управляющие входы 28 и 29 предлагаемого устройства

30. На фиг.2 обозначены также адресные выходы 31 и 32 устройства, реализованного на основе блоков 30 (фиг.1). B устройстве предполагается использование МДП-транзисторов с индуцированным каналом.

Устройство работает следующим образом.

Перед началом работы производят опрос ассоциативного накопителя. Сигналы иэ ячеек памяти, удовлетворящих заданному критерию поиска и составляющих многозначный ответ, поступают на затворы входных транзисторов 1.1-1.4, Соответствующие из входных транзисторов Ъ.1-1.4 открываются и через них происходит заряд одноименных словарных линий 19-22. Словарные линии 1922 расположены в порядке возрастания их кода адреса от "00" до "11 ".. После этого транзисторы 1.1-1.4 закрываются.

Далее работа устройства зависит от сигналов на входах 28 и 29. Обозначим через Р1 значение сигнала на входе 28, через Р2 - значение сигнала на входе 29.

Тогда при Р1Р2 P2= 1 на затворы коммутирующих транзисторов 12.1-12.4 поступает нулевой сигнал, запирающий их. В этом случае дальнейшая работа устройства аналогична работе прототипа. Пусть в многозначный ответ входят первое и третье слова, т.е. после onроса памяти оказываются заряженными словарные линии 20 и 22 с кодами адреса "01" и "11". Потенциалы с этих линий 20 и 22 поступают на затворы соответствующих транзисторов 11.111 .4, которые открываются и на выходе 27 устанавливается потенциал

"Признак ответа = 1".

Затем на вход 23 подают сигнал опроса первого разряда адреса, кото- рый через открытый транзистор 3 (фиг.1) поступает на выходы 25 (адресную линию первого разряда) и на затворы выходных транзисторов б и 7.

Транзистор 7 открывается v. через него происходит разряд словарной линии 20 с номером "01". После этого подают сигнал опроса второго разряда на вход 24, который через открытый транзистор 5 поступает в одноименную адресную линию 26. В итоге единичный потенциал сохранит только одна сло970470 варная линия 22, соответствующая третьему слову, а на выходах 25 и 26 будет. сформирован код ее -адреса "li".

Аналогично будет сформирован код адреса следующего первого слова, входящего в многозначный ответ, если исключить из рассмотрения третье сло:— во.

При наличии на входах 28 и 29 комбинации сигналов Р1Р2 = 1 на затвор транзисторов 12.1-12.4 поступает еди- 10 ничный отпирающий сигнал и через них происходит разряд соответствующих заряженных словарных линий 19-22.

На выходе 27 устанавливается потенциал "Признак ответа — "0", а на выходах 25 и 26 — код адреса "00", которые сохранятся и при дальнейшем опросе устройства. Таким образом, наЛичие на входах 28 и 29 комбинации сигналов

Р1Р2 = 1 блокирует работу устройства. 20

Устройство извлечения многоэначноrо ответа иэ ассоциативного накопителя, содержащего, например, шестнадцать слов, реализованное на основе блоков

30> выполнено в виде двух ступеней.

Первая ступень состоит из одного бло". ка 30 и.обечпечивает формирование старших разрядов адреса. Вторая ступень включает в себя четыре блока 30 и формирует младшие разряды адреса.

Технико-экономическое преимущество предлагаемого устройства заключается в более широкой области его применения по сравнению с прототипом за счет возможности создания устройств блочной структуры.

Формула изобретения

Устройство для извлечения многозначного ответа из ассоциативного на копителя, содержащее входные, выходные, адресные и информационные ИДПтранзисторы, причем истоки первого и второго адресных транзисторов объе- 45 динены и являются первым адресным входом устройства, а стоки оаединены с затворами первого и второго выходных транзисторов и являются одними из адресных выходов устройства, ис- Я токи третьего и четвертого адресных транзисторов объединены и являются вторым адресным входом устройства, а стоки подключены к затворам третьего и четвертого выходных транзисторов и являются другими адресными выходами устройства, информационными входами которого являются затворы входных транзисторов с первого по четвертый, истоки выходных транзисторов подключены к шине нулевого потенциала, исток первого входного транзистора соединен со стоками первого и третьего выходных транзисторов и затвором первого информационного транзистора, исток второго входного транзистора подключен к затворам второГо информационного и третьего адресного транзисторов и стоку второго выходного транзистора, исток третьего входного транзистора соединен с затворами первого адресного и третьего информационного транзисторов и стоком четвертого выходного транзистора, исток четвертого входного транзистора подключен к затворам второго и четвертого адресных транзисторов и четвертого информационного транзистора, истоки информационных транзисторов соедине ны с шиной постоянного потенциала, а стоки объединены и являются информационным выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет обеспечения воэможности коммутации ассоциативных накогчтелей фиксированной емкости, в него введены коммутирующие и переключающие транзисторы, причем сток каждого из коммутирующих транзисторов, с первого по четвертый, подключен к истоку "оответствующего входного транзистора, затворы коммутирующих транзисторов подключены к стоку пер вого и истоку второго переключающих транзисторов, истоки первого переключающего и коммутирующих транзисторов соединены с шиной нулевого потенциала, затвор первого переключающего транзистора является первым управляющим входом устройства, а затвор и сток второго переключающего транзистора объединены и являются вторым управляющим входом устройства.

Источники информации, принятые во внимание при экспертизе

1. Крайзмер Л.П. Ассоциативные запоминающие устройства. Л., "Энер-. гия", 1967, с.67-68.

2. Авторское свидетельство СССР

Р 497636, кл. G 11 С 15/00, 1975 (прототип).

УЯ (Рие2

Составитель Т.Зайцева

Редактор A.Âëàñåíêo Техред A.Бабинец Корректор М.Шароыи

Заказ 8398/65 Тираж б22 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4