Логическое запоминающее устройство

Логическое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< >970471 (6t) Дополнительное к авт. свид-ву(22) Заявлено 14.04. 81 (21)3273416/18-24 с присоединением заявки Нов (23) ПриоритетОпубликовано 301082. Бюллетень М240

Дата опубликования описания 361082

Р1 М К з

G 11 С 15/00

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 681.327 (088.8) Т.Э.Темирханов и Г.И.Кукулиев Ж wg 47„д;-„,, Дагестанский государственный университет им. B ..H! .Ëâéèö à „1 и Дагестанский политехнический институт; \ (72) Авторы изобретения (71) Заявители (54) ЛОГИЧЕСКОЕ ЗАПОМИНМОЩЕЕ УСТРОАСТВ0

Изобретение относится к запомина- кщим устройствам.

Известно логическое запоминающее устройстно содержащее блоки памяти, адресные входы которых подключены к регистру адреса, информационные входы через последовательно соединенные элементы И и ИЛИ второй группы - к выходам пЕрвых и вторых элементов И третьей группы, дополнительный регистр слова и дополнительные элементы HE входы которых подключены к выходам дополнительного регистра слова и информационным входам первых элементов И третьей группы i).

Недостатком этого устройства явля ется низкое быстродействие.

Наиболее близким техническим решением к изобретению является логическое запоминающее устройство, содержащее накопители, дешифраторы адреса, регистр адреса, первый и второй регистры слова, первую группу элементов И и элементы ИЛИ, причем адресные входы дешифра гора адреса подключены к выходам регистра адреса, а выходы— ко входам накопителей, первые входы элементов И первой группы подключены соответственно к шинам управления, вторые входы — к выходам второго регистра слова, а выходы — ко входам элементов ИЛЙ, кроме того, вторую и третью группу элементов И, первые

5 входы элементов H второй группы соединены с одной из шин управления, а выходы -"с информационными входами накопителей, вторые входы одних из элементов И второй группы подключены к прямым выходам первого регистра слона, а вторые входы других элементов И второй группы — к инверсным выходам первого регистра слова, пряьые выходы накопителей соединены с первыми входами одних из элементов И третьей группы, а инверсные выходы с первыми входами других элементов И третьей группы, выходы элементов НЛИ подключены ко вторым входам элемен тов И третьей группы, выходы одних из которых соединены со входами установки в "1" первого регистра слова, выходы других - со входами установки н "О." первого регистра слова С2 3.

Недостатком этого устройства является низкое быстрод йсФнне, так как для выполнения операций над двумя. операндами двухадресноя операции необходимо предварительно один из операндов записать во входной регистр, 970471 и только после этого выполняется требуемая операция.

Цель, изобретения — повышение быстродействия устройтсва.

Поставленная цель достигается тем, что в логическое запоминающее 5 устройство, содержащее первый накопитель, адресные входы которого соединены с выходами первого дешифратора адреса, входы которого подключены к выходам первого регистра ад- 10 реса, элементы И, входной и выходной информационный регистры и элементы ИЛИ, входы которого подключены соответственно к выходам элементов И с первого по четвертый, первые входы )5 которых являются управляющими входами устройства, введены второй накопитель, второй дешифратор, второй регистр адреса, схемы сравнения., пятый и шестой элементы И, причем входы и выходы второго дешифратора адреса соединены соответственно с выходами второго регистра адреса и с адресными входами второго накопителя, прямые и инверсные информационные входы накопителей подключены соответственно к прямым и инверсным выходам входного информационного регистра, одни из входов схем сравнения соединены с прямыми выходами первого накопителя и вторыми входами первого и второго элементов И, вторые взводы третьего и четвертого элементов И поцключены к инверсным выходам первого накопителя, другие входы схем сравнения соединены с третьими входами первого и третье- Ç5 го элементов И и пряьыми выходами второго накопителя, инверсные выходы которого подключены к третьим входам второго и четвертого элементов И,, входы выходного информационного ре - .40 гистра соединены.с выходами пятого и шестого элементов И, первые входы которых подключены к выходу элемента ИЛИ, а вторые входы объединены и являются входом разрешения записи 45 устройства, выходами диагностики которого являются выходы схем сравнения .

На чертеже представлена функциональная электрическая схема устройства.

Устройство содержит первый 1 и второй 2 накопители с прямыми 3 и 4 и инверсными 5 и 6 выходами, первый

7 и второй 8 дешифраторы адреса, первый 9 и второй 10 регистры адреса, первый 11, второй 12, третий 13 и четвертый 14 элементы И, элемент

ИЛИ 15 с выходом 16, схемы 17 сравнения с выходами 18, пятый 19 и шес- 6О той 20 элементы И, входной информационный регистр 21 с прямыми 22 и инверсными 23 выходами и выходной информационный регистр 24. На чертеже обозначены управляющие входы 25-28 65 и вход 29 разрешения записи устройства.

Логическое запоминающее устройство работает следующим образом.

Анализ работы устройства можно провести, представляя его как элементарный автомат, функция переходов которого с учетом управляющих сигналов имеет вид

5< шr х У q r

F- ) (x,ó ), где 5 — выход i-того разряда лошки о б рампе ния;

t-тый разряд двоичной переменной, возбуждаемой на выходах первой группы 1 накопителей и выбираемой по первому адресу хранящейся в первой 9 половине регистра адреса; у. - !етый разряд двоичной переменной, возбуждаемой на выходах второй группы 2 накопителей и выбираемой по второму адресу, хранящейся во второй половине регистра адреса; значения сигнала на,шине

"Флаг диагностики";

r,,r, - управляющие сигналы ",- 1 гу,г на управляющих шинах 2525-28. работа устройства поясняется на примере реализации логической операции "Сумма по модулю два".

Для этого в течение тактового импульса на входах 25 и 28 устанавливается нулевое значение сигналов, а на входах 26 и 27 и входе 29 — единичное значение сигналов.

Наличие нулевого значения сигнала на входак 25 и 28 обеспечивает на выходах элементов И 11 и 14 также нулевые значения сигналов, а наличие одиночного значения сигналов на входах

26 и 27 формирует на выходах элементов И 12 и 13 соответственно функции

Х4У и ХФУ

Таким образом, на входах элемента

ИЛИ 15 формируются соответственно."

"0", логическая функций ХвУ; логическая функция ЬУ и "0". На выходе элемента ИЛИ 15 формируется функция

"5", равная

5-оч (ХЛ у)» (XhY )Y 0= (Xh Y) V (Xh Y) =MY

Наличие единичного значения сиги ла на входе 29 обеспечивает на выходах элементов И 19 и 20 соответствен,но значения функций "S и "5", и информация записывается в регистр 24 .парафазным кодом без предварительного стирания старой информации.

Таким образом, по окончании тактового импульса в регистре 24 записан результат операции

S=x6Y.

970471

0 . 0

ХЛУ

ХЬУ

4.

0 уах

7 °

ХчУ

Х4У 0

9. 0

10. 1

11. 0

У+Х

12.

13.

14.

Хву

Х/У

15.

16.

Реализуемйе устройством логические операции мел(ду переменной Х, считываемой из накопителя 1, и переменной

У, считываезюй из накопителя 2 при различных комбинациях управляющих сигналов приведены в таблице.

Диагностирование устройства обес.« печивается следующим образом.

Запараллеливаются входы обеих регистров 9 и 10 и подключаются к счет-. чику (не показан), выдающему всевозможные k-разрядные комбинации, где

k log m; à m - количество слов в на". копителях 1 и 2.

Выходы накопителей 1 и 2 сравниваются поразрядно схемами 17 сравнения. Наличие котя бы одного несовпа-. дения вызывает нулевое значение сигнала на выходе соответствующей ехевы

17 сравнения. Так как выходы всех схем 17 сравнения объединены по "мон. тажному ИЛИ", то наличие хотя бы одного нуля на выходах схем 17 сравнения обеспечивает нулевое значение сигнала на выходе 18, что и указывает на неисправную ячейку памяти илн сбой записи в указанную ячейку памяти.

Технико- экономические преимущества предлагаемого логического запоминающего устройства заключаются в том, что s нем одновременно формируются адреса двух операндов и операция считывания выполняется за один такт, 15 что повышает быстродействие устройства по сравнению с прототипом, и в более высокой надежности за счет введения диагностирования неи .правностей.

Гр

Выполняемая функция

970471

Формула изобретения

ВНИИПИ Заказ 8398/65 Тираж 622 Подписное

Филиал ППП "Патент", r.Óæãîðoä, ул.Проектная,4

Логическое запоминающее устройство, содержащее первый накопитель, адресные- входы которого соединены с выходами первого дешифратора, входы которого подключены к выходам первого регистра адреса, элементы И,входной и выходйой информационные регистры и элемент ИЛИ, входы которого подключены соответственно к выходам элементов И, с первого по четвертый, первые входы которых являются управляющими входами устройства, о т л и— ч а ю щ е е с я тем, что, с целью повышения быстродействия и надежнос- 15 ти, в него введены второй накопитель, второй дешифратор, второй регистр адреса, схемою сравнения, пятый и шестой элементы И, причем входы и выходы второго дешифратора адреса соеди- р0 нены соответственно с выходами второго регистра адреса и с адресными входами второго накопителя, прямые и инверсные информационные входы накопителей подключены соответственно к прямым Й инверсным выходам входного информационного регистра, одни из входов схем сравнения соединены с прямыми выходами первого накопителя и вторыми входами первого и второго элементов И, вторые входы третьего и четвертого элементов И подключены к инверсным выходам первого накопителя, другие входы схем сравнения соединены с третьими входами первого и третьего элементов И и прядями выходами второго накопителя, инверсные выходы которого. подключены к третьим входам второго и четвертого элементов И, входы выходного информационного регистра соединены с выходами пятого и шестого элементов И, первые входы которых подключены к выходу элемента ИЛИ, а вторые входы объединены и являются входом разрушения записи устройства, выходами диагностики которого являются входы схем сравнения.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 501421, кл. G 11 С 15/00, 1974.

2. Авторское свидетельство СССР

М 780042, кл. С 11 С 15/00, 1980 (прототип).