Преобразователь код-момент времени

Преобразователь код-момент времени

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик («)970685

1 (//=- г / (61) Дополнительное к авт. свид-ву—

Р М К з (22) Заявлено 24. 04. 81 (21) 3280874/18-21 с присоединением заявки №

Н 03 К 13/20 Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 30.1082. Бюллетень ¹40

Дата опубликования описания 30. 10. 82 (53) УДК681.325 (088.8) (72) Авторы изобретения

Ю.Н.Артюх и A.Ñ.Ðûáàêoâ

Институт электроники и вычислительной техниКйAH Латвийской ССР

Ъ (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ 1(ОД вЂ” МОМЕНТ ВРЕМЕНИ

20

Изобретение относится к импульс-. ной технике, а именно к преобразователям кода в непрерывную величину, и может быть использовано, .в частности при обработке сигналов в измерительных системах импульсной локации и дальнометрии

Известен преобразователь код-временной интервал, содержащий генератор эталонной частоты, триггер, два элемента И, схему совпадения, кодирующее устройство, элемент задержки и счетчик единичных приращений (1).

Данный преобразователь основан на суммировании приращений счетчиком, в который предварительно вводится код, обратный преобразуемому, Временной интервал формируется от момен та начала счета до момента достижения счетчиком определенного состояния, например нулевого.

Однако данное устройство обладает ограниченными функциональными возможностями и не позволяет получить на выходе серию взаимосвязанных временных интервалов из-за затрат времени на ввод в счетчик кода между циклаМи.

Известен преобразователь кода во временной интервал, содержащий генератор эталонной частоты, счетчик единичных приращений, регистр преобразуемого кода и кодовый компаратор, входы которого подключены к соответствующим выходам счетчика и регистра, а выход - к первому входу первого элемента И и R-входу RS-триггера, выход которого соединен с первым входом второго элемента И, второй вход которого подключен к выходу генератора и второму входу первого элемента И, а выход - к счетному входу счетчика (2)

Недостатком известного устройства является низкая надежность рабо- ты при широкодиапазонных преобразованиях кодов большой разрядности, которая обусловлена тем, что момент времени, соответствующий концу формируемого интервала, выделяется путем одновременного во. всех разрядах сравнения текущего кода с заданным. Для исключения возможности появления на выходе кодового компаратора ложных сигналов счетчик единич ных приращений должен быть выполнен полностью синхронным. Однако реализация синхронного счетчика большой разрядности сопряжена с его значительным усложнением и возрастанием

970685 действия. Все это в целом повышает надежность работы устройства при практическом отсутствии ограничений н а раз рядность преобраз уегых кодов.

На чертеже представлена структурная схема предлагаемого преобразователя.

Преобразователь код-момент времени содержит генератор 1 эталонной частоты, счетчик 2 единичных приращений, регистр 3 преобразуемого кода, кодовый компаратор 4 и и блоков

5=1-5=n фиксации совпадения кодов.

Счетчик 2 единичных приращений в виде и последовательно соединенных счетных каскадов 2-1-2=п, а кодовый компаратор 4 выполнен в виде п 4=1-4=п сравнения.

Выход генератора 1 эталонной частоты подключен к входу первого каскада 2=1 счетчика 2. Выходы каскадов 2=1-2=n счетчика 2 соединены с входами соответствующих блоков

4=1-4=n кодового компаратора 4,к другим входам которых подключены выходы регистра 3 преобразуемого кода.

Первые входы 6=1-б=п блоков

5=1-5=n фиксации совпадения кодов подключены соответственно к входам счетных каскадов 2=1-2=n вторые входы 7=1-7=n блоков 5=1-5=n фиксации совпадения кодов подключены соответственно к выходам блоков

4=1-4=n сравнения кодового компаратора 4, выход блока 5=1 фиксации совпадения кодов соединен с выходной шиной 10 преобразователя, выходы блоков 5=2-5=n фиксации совпадения кодов подключены соответственно к третьим входам 8=1-S=n-1 блоков

5=1-5=n-l, третий вход 8=n блока

5=n соединен с шиной 11 запуска, четвертые входы 9=1-9=n блоков 5=1-5=n соединены с шиной 12 установки в исходное нулевое состояние.

Каждый из блоков 5=1-5=n фиксации совпадения кодов содержит соединенные последовательно элеглент И 13 и

D-триггер 14,выход элеглента И 13 подключен к информационному D-входу триггера 14, С-вход синхронизации триггера 14 образует первый вход б блока 5, входы элемента И 13 образуют соответственно второй вход 7 и третий вход 8 блока 5, R-вход триггера 14 образует четвертый вход

9 блока 5, а выход D-триггера 14 является выходом блока 5.

Преобразователь работает следующим образом.

В исходном состоянии сигналы с выхода генератора 1 эталонной частоты поступают на вход соединенной последовательно цепочки счетно каскадов 2=1 †2 счетчика 2 единичных приращений. Счетчик 2 непрерывно.объема оборудования, что повышает вероятность отказа какого-либо элемента и сбоев в работе. Кроме того, синхронный счетчик должен быть выполнен на однородных по быстродей-ствию элементах, что также усложняет его реализацию, в результате чего снижается надежность работы преобразователя в целом.

Цель изобретения — повышение надежности преобразования.

l0

Поставленная цель достигается тем, что в преобразователь код-момент времени, содержащий генератор эталонной частоты, п-каскадный счетчик единичных приращений, регистр кода и выполненный на и блоках сравнения кодовый компаратор, входы которого соединены соответственно с выходами счетчика единичных приращений и регистра кода, дополнительно введены и блоков фиксации совпадения кодов,-при этом выход генератора эталонной частоты соединен с входом первого счетного каскада счетчика единичных приращений и 25 первым входом первого блока фиксации совпадения кодов, первые входы остальных блоков фиксации совпадения кодов соединены с входами соответствующих каскадов счетчика единич- 30 . ных приращений, вторые входы блоков фиксации совпадения кодов подключены к выходам соответствующих блоков сравнения кодового компаратора, третий вход л-го блока фиксации сов-. 35 падения кодов соединен с шиной запуска, третьи входы остальных блоков фиксации совпадения кодов соединены с выходами последуюцих блоков фиксации совпадения кодов, . чет-40 вертые входы блоков фиксации совпадения кодов подключены к шине установки исходного состояния.

Причем блок фиксаций совпадения кодов содержит последовательно включенные элемент И и D-триггер, информационный D-вход которого соединен с выходом элемента И, входы которого подключены соответственно к второму и третьему входам блока фиксации совпадения кодов, первый и четвертый входы которого соединены соответственно с С- и R-входами D-триггера, выход которого подключен к выходу блока фиксации совпадения кодов.

При введении упомянутых отличительных признаков счетчик единичных прирацений выполняется в виде последовательно включенных счетных каскадов, т.е. по принципу асинхронной 60 связи синхронных каскадов ограниченной разрядности. При этом каскады, функционирующие на более низкой частоте счета могут быть выполнены на элементах более низкого быстро- 65

970685

55

Фиксация сигнала о совпадении кодов, Формируемого блоками 4=1-4=n сравнения, производится положительным фронтом того счетного сигнала, по отрицательному Фронту которого. переключаются (изменяют свое кодовое состояние) соответствующие счетные каскады 2-1-2=п. Л результате этого момент фиксации сигнала о совпадении кодов всегда прихо65 подсчитывает число поступивших на его вход импульсов, причем в каждом его каскаде осуществляется синхронный счет, связь между каскадами — асинхронная. В результате непрерывноциклического счета импульсов с эта- 5 лонной частотой повторения на выходах каждого каскада счетчика 2 формируется квантованная шкала текуцего времени заданная, например в натуральном двоичном коде.

Началу преобразования код — момент времени предшествует установка в исходное нулевое состояние D-триггеров 14 блоков 5†= 1 †5â фиксации совпадения кодов.

Затем в регистр 3 вводится код, у которого в каждой из групп его разрядов, подаваемых на соответствующие блоки 4 = 1-4 = n-1 сравненн ия, старший раз ряд группы 20 имеет 3начение, инверсное по отношению к з начению соответствующего раз ряда кодового эквивалента воспроизводимого момента времени при его задании в натуральном двоичном коде.

Преобразование начинается при подаче на шину 11 запуска 1, которая, поступая на вход З=п блока

5=n дает разрешение в этот блок на 30 фиксацию сигнала о совпадении кодов

Формируемого блоком 4=п кодового компаратора 4 при установлении на выходах счетного каскада 2=п кода совпадаюцего с кодом в соответствующей 35 группе разрядов регистра 3.

Разрешение на Фиксацию сигнала о совпадении кодов означает подачу 1 с входа 8 блока 5 на один из входов элемента И 13, в результате 40 чего элемент И 13 подготавливается к пропусканию сигнала 1 о совпадении кодов с входа 7 блока 5 на информационный D-вход триггера 14. При появлении на выходе блока 4=n сравне-45 ния сигнала о совпадении кодов в виде 1, длительностью равной периоду частоты счетного сигнала на входе каскада 2=n и поступающего далее на вход 7=n блока 5=n, произ- 50 водится его фиксация в блоке 5=n положительным фронтом входного для каскада 2=п счетного сигнала, подаваемого также на вход 6=n блока

5=n. дится на устойчивые состояния счетных каскадов и примерно на середину длительности сигнала о совпадении кодов, чем исключается возможность фиксации в триггерах 14 блоков

5=1-5=n ложных сигналов (иголок), возникаюцих на выходах блоков 4=14=n сравнения в моменты прирашения кодового состояния счетных каскадов, происходящие по отрицательному фронту счетного сигнала.

После фиксации в блоке 5=n сигнала о совпадении кодов в счетном каскаде 2=n в соответствующей груп,пе разрядов регистра 3, на выходе блока .5=n появляется 1, которая, поступая на вход G=n-1 блока 5=n-1, дает разрешение на фиксацию в нем сигнала о совпадении кодов, формируемого блоком 4=n-1 при установлении на выходах каскада 2=n-1 кода, совпадающего с кодом в соответствуюцей группе разрядов регист3 °

В момент появления на выходе бло-! ! ка 5=п 1, дающей разрешение на фиксацию в предыдущий блок 5=n-1, на выходах счетного каскада 2=n-1 присутствует код, в старшем разряде которого — 1, а в остальных разрядах — 0 . Поэтому первой кодовой комбинацией, которая может быть выделена блоком 4=n-1 сравнения с фиксацией сигнала о выделении в блоке S=n-1,после получения разрешения на фиксацию из блока 5=n, является кодовая комбинация, содержащая 1 в старшем разряде и 0 в остальных разрядах. Эта кодовая комбинация соответствует комбинации все нули в соответствующих разрядах кодового эквивалента воспроизводимого момента времени при его представлении в натуральном двоичном коде.

Фиксация сигнала о совпадении кодов в блоке 5=n-1 производится положительным фронтом входного счетного сигнала каскада 2=n — 1 подаваемого также на вход 6=n-1 блока 5=n-1.

После Фиксации в блоке 5=n-1 сигнала о совпадении кодов на выходах счетного каскада 2=n-1 и в соответствующей группе разрядов регистра 3 на выходе блока 5=n-1 появляется 1, дающая разрешение на фиксацию сигнала совпадения кодов в блок

5=n-1. Далее преобразователь работает аналогично.

Таким образом, происходит последовательная фиксация сигналов о совпадении кодовых состояний счетных каскадов с соответствующими группами разрядов регистра 3, начиная с групп старших разрядов.

Положительный фронт сигнала, появляющийся на выходе блока 5=1, и

970685 следовательно на шине 10 в момент фиксации сигнала совпадения кодов на выходах счетного каскада 2=1 с соответствующей группой разрядов регистра 3 задает момент времени, соответствующий преобразуемому коду °

После окончания преобразования каждый из блоков 5=1-5=п.устанавливается в исходное нулевое состояние следующим после окончания сиг« 10 нала совпадения кодов на входе 7 блока 5 положительным фронтом. соответствующего счетного-сигнала, поступающего на вход 6 блока 5 и следовательно на С-вход триггера 14. 15

Длительность 1 на выходной шине 10 равна периоду генератора 1.

"1аким образом, предлагаемый преобразователь в целом представляет- 20 .ся цепочкой структурно однородных каскадов, взаимодействие которых осу ществляется последовательно во вре- . мени и асинхронно. требования к синхронности счета возникают только на 25 уровне каскада ограниченной разрядности (принципиально каскад может содержать только один счетный разряд, т.е. счетчик в целом может быть полностью асинхронным). Это обстоятель- ЭО ство, а также возможность применения в предлагаемом устройстве элементов пониженного по мере роста числа каскадов быстродействия обеспечивают предлагаемому устройству более вы- 35 сокую надежкасть.

Формула изобретения

1. Преобразователь код-момент времени, содержащий генератор эталоиной частоты, n - -каскадный счетчик единичных приращений, регистр кода и выполненный íà п блока сравнения кодовый 45 компаратор, входы которого соединены соответственно с выходами счетчика единичных приращений и регистра кода, отличающийся тем, что, с целью повышения надежности преобразования, в него дополнительно введены п блоков фиксации совпадения кодов, при этом выход генератора эталонно. частоты соединен с входом первого счетного каскада счетчика единичных приращений и первым входом первого блока фиксации совпадения кодов, первые входы остальных блоков фиксации совпадения кодов соединены с входами соответствующих каскадов счетчика единичных приращений, вторые входы блоков фикса- . ции совпадения кодов подключены к: выходам соответствующих блоков сравнения кодового компаратора, третий вход и-го блока фиксации совпадения кодов соединен с шиной запуска, тре» тьи входы остальных блоков фиксации совпадения кодов соединены с выходами последующих блоков фиксации совпадения кодов, а четвертые входы блоков фиксации подключены к шине установки исходного состояния.

2. Преобразователь по п.l; о тл и ч а ю шийся тем, что блок фиксации совпадения кодов выполнен на последовательно соединенных элементе И и D-триггере, информационный

D-вход которого соединен с выходом элемента И, входы которого подключены соответственно ко второму и третьему входам блока фиксации совпадения кодов, первчй и четвертый входы которого соединены сс1ответственно с С- и R-входами D-триггера, выход которого .подключен к выходу блока фиксации совпадения кодов.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 363207, кл. Н 03 К 13/20, 24.05.71.

2. Гитис Э.И. Преобразователи информации для электронных цифровых вычислительных устройств. И., 1975, с. 268-270, рис. 6-9 б (прототип).